Задержка логического элемента И-ИЛИ в серой ячейке Калькулятор

✖Задержка критического пути представляет собой сумму задержек устройства сдвига, условного дополнения (для вычитания), сумматора и регистра.ⓘ Задержка критического пути [T_delay]			+10% -10%
✖Общая задержка распространения обычно относится к времени нарастания или времени спада в логических элементах. Это время, необходимое логическому элементу для изменения своего выходного состояния в зависимости от изменения входного состояния.ⓘ Общая задержка распространения [t_pd]			+10% -10%
✖Задержка XOR Gate определяется как задержка, равная 2, которую имеют элементы XOR, поскольку они на самом деле состоят из комбинации операторов AND и OR.ⓘ Задержка шлюза XOR [t_XOR]			+10% -10%
✖Элементы на критическом пути определяются как общее количество логических элементов, необходимых в течение одного цикла в КМОП.ⓘ Гейтс на критическом пути [N_gates]			+10% -10%

✖Задержка логического элемента И ИЛИ в серой ячейке определяется как задержка времени вычислений в логическом элементе И/ИЛИ, когда через него проходит логика.ⓘ Задержка логического элемента И-ИЛИ в серой ячейке [t_AO]

⎘ копия

👎

Формула

✖

Задержка логического элемента И-ИЛИ в серой ячейке

Формула

`"t"_{"AO"} = ("T"_{"delay"}-"t"_{"pd"}-"t"_{"XOR"})/("N"_{"gates"}-1)`

Пример

`"21.88889ns"=("300ns"-"71ns"-"32ns")/("10"-1)`

Калькулятор

LaTeX

сбросить

👍

Скачать Характеристики задержки КМОП Формулы PDF PDF Image

Задержка логического элемента И-ИЛИ в серой ячейке Решение

ШАГ 0: Сводка предварительного расчета

Используемая формула

Задержка логического элемента И ИЛИ = (Задержка критического пути-Общая задержка распространения-Задержка шлюза XOR)/(Гейтс на критическом пути-1)
t_AO = (T_delay-t_pd-t_XOR)/(N_gates-1)
В этой формуле используются 5 Переменные

Используемые переменные

Задержка логического элемента И ИЛИ - (Измеряется в Второй) - Задержка логического элемента И ИЛИ в серой ячейке определяется как задержка времени вычислений в логическом элементе И/ИЛИ, когда через него проходит логика.
Задержка критического пути - (Измеряется в Второй) - Задержка критического пути представляет собой сумму задержек устройства сдвига, условного дополнения (для вычитания), сумматора и регистра.
Общая задержка распространения - (Измеряется в Второй) - Общая задержка распространения обычно относится к времени нарастания или времени спада в логических элементах. Это время, необходимое логическому элементу для изменения своего выходного состояния в зависимости от изменения входного состояния.
Задержка шлюза XOR - (Измеряется в Второй) - Задержка XOR Gate определяется как задержка, равная 2, которую имеют элементы XOR, поскольку они на самом деле состоят из комбинации операторов AND и OR.
Гейтс на критическом пути - Элементы на критическом пути определяются как общее количество логических элементов, необходимых в течение одного цикла в КМОП.

ШАГ 1. Преобразование входов в базовый блок

Задержка критического пути: 300 Наносекунда --> 3E-07 Второй (Проверьте преобразование здесь)
Общая задержка распространения: 71 Наносекунда --> 7.1E-08 Второй (Проверьте преобразование здесь)
Задержка шлюза XOR: 32 Наносекунда --> 3.2E-08 Второй (Проверьте преобразование здесь)
Гейтс на критическом пути: 10 --> Конверсия не требуется

ШАГ 2: Оцените формулу

Подстановка входных значений в формулу

t_AO = (T_delay-t_pd-t_XOR)/(N_gates-1) --> (3E-07-7.1E-08-3.2E-08)/(10-1)

Оценка ... ...

t_AO = 2.18888888888889E-08

ШАГ 3: Преобразуйте результат в единицу вывода

2.18888888888889E-08 Второй -->21.8888888888889 Наносекунда (Проверьте преобразование здесь)

ОКОНЧАТЕЛЬНЫЙ ОТВЕТ

21.8888888888889 ≈ 21.88889 Наносекунда <-- Задержка логического элемента И ИЛИ

(Расчет завершен через 00.004 секунд)

Вы здесь -

Дом » Инженерное дело » Электроника » Проектирование и применение КМОП » Характеристики задержки КМОП » Задержка логического элемента И-ИЛИ в серой ячейке

Кредиты

Сделано Шобхит Димри

Технологический институт Бипина Трипати Кумаон (BTKIT), Дварахат

Шобхит Димри создал этот калькулятор и еще 900+!

Проверено Урви Ратод

Государственный инженерный колледж Вишвакармы (VGEC), Ахмадабад

Урви Ратод проверил этот калькулятор и еще 1900+!

< 13 Характеристики задержки КМОП Калькуляторы

Задержка роста

Идти Задержка нарастания = Внутренняя задержка нарастания+(Повышение сопротивления*Емкость задержки)+(Наклон Подъем*Задержка Предыдущая)

Задержка логического элемента И-ИЛИ в серой ячейке

Идти Задержка логического элемента И ИЛИ = (Задержка критического пути-Общая задержка распространения-Задержка шлюза XOR)/(Гейтс на критическом пути-1)

Задержка 1-битных вентилей распространения

Идти Общая задержка распространения = Задержка критического пути-((Гейтс на критическом пути-1)*Задержка логического элемента И ИЛИ+Задержка шлюза XOR)

Задержка распространения в цепи

Идти Задержка распространения цепи = (Задержка распространения от высокой до низкой+Задержка распространения от низкой до высокой)/2

Нормализованная задержка

Идти Нормализованная задержка = Общая задержка распространения/Емкость задержки распространения

Задержка распространения

Идти Общая задержка распространения = Нормализованная задержка*Емкость задержки распространения

Задержка распространения без паразитной емкости

Идти Емкость задержки распространения = Задержка распространения цепи/Нормализованная задержка

Линия задержки, управляемая напряжением

Идти Линия задержки, управляемая напряжением = Задержка небольшого отклонения/Усиление VCDL

Задержка малого отклонения

Идти Задержка небольшого отклонения = Усиление VCDL*Линия задержки, управляемая напряжением

Усиление VCDL

Идти Усиление VCDL = Задержка небольшого отклонения/Линия задержки, управляемая напряжением

Краевая скорость

Идти Краевая скорость = (Время нарастания+Время осени)/2

Время нарастания

Идти Время нарастания = 2*Краевая скорость-Время осени

Осень Время

Идти Время осени = 2*Краевая скорость-Время нарастания

Задержка логического элемента И-ИЛИ в серой ячейке формула

Объясните сложение PG Carry-Ripple

Критический путь сумматора пульсаций переноса проходит от переноса к переносу вдоль большинства вентилей цепочки переноса. Поскольку сигналы P и G уже стабилизируются к моменту прихода переноса, мы можем использовать их для упрощения функции большинства до вентиля И-ИЛИ. Поскольку Ci = Gi:0, сложение пульсаций переноса теперь можно рассматривать как крайний случай групповой логики PG, в которой 1-битная группа объединяется с i-битной группой для формирования (i 1)-битной группы. В этом крайнем случае сигналы группового распространения никогда не используются и не нуждаются в вычислении. На рис. 11.14 показан 4-битный сумматор пульсаций переноса. Критический путь переноса теперь проходит через цепочку вентилей И-ИЛИ, а не через цепочку вентилей большинства.

Дом

БЕСПЛАТНО PDF-файлы

🔍 Поиск

Категории

доля

Let Others Know

✖

Facebook

Twitter

Copied!