Capacitância de porta intrínseca Solução

ETAPA 0: Resumo de pré-cálculo
Fórmula Usada
Capacitância de sobreposição de porta MOS = Capacitância da Porta MOS*Largura da transição
Cmos = Cgcs*W
Esta fórmula usa 3 Variáveis
Variáveis Usadas
Capacitância de sobreposição de porta MOS - (Medido em Farad) - A capacitância de sobreposição de porta MOS é uma capacitância que vem da construção do próprio dispositivo e geralmente está associada às suas junções PN internas.
Capacitância da Porta MOS - (Medido em Farad) - A capacitância da porta MOS é um fator importante no cálculo da capacitância de sobreposição da porta.
Largura da transição - (Medido em Metro) - A largura de transição é definida como o aumento na largura quando a tensão do dreno para a fonte aumenta, resultando na transição da região do triodo para a região de saturação.
ETAPA 1: Converter entrada (s) em unidade de base
Capacitância da Porta MOS: 20.04 Microfarad --> 2.004E-05 Farad (Verifique a conversão aqui)
Largura da transição: 89.82 Milímetro --> 0.08982 Metro (Verifique a conversão aqui)
ETAPA 2: Avalie a Fórmula
Substituindo valores de entrada na fórmula
Cmos = Cgcs*W --> 2.004E-05*0.08982
Avaliando ... ...
Cmos = 1.7999928E-06
PASSO 3: Converta o Resultado em Unidade de Saída
1.7999928E-06 Farad -->1.7999928 Microfarad (Verifique a conversão aqui)
RESPOSTA FINAL
1.7999928 1.799993 Microfarad <-- Capacitância de sobreposição de porta MOS
(Cálculo concluído em 00.004 segundos)

Créditos

Criado por Shobhit Dimri
Instituto de Tecnologia Bipin Tripathi Kumaon (BTKIT), Dwarahat
Shobhit Dimri criou esta calculadora e mais 900+ calculadoras!
Verificado por Urvi Rathod
Vishwakarma Government Engineering College (VGEC), Ahmedabad
Urvi Rathod verificou esta calculadora e mais 1900+ calculadoras!

25 Otimização de materiais VLSI Calculadoras

Densidade de carga da região de esgotamento em massa VLSI
Vai Densidade de carga da região de esgotamento em massa = -(1-((Extensão lateral da região de esgotamento com fonte+Extensão Lateral da Região de Esgotamento com Dreno)/(2*Comprimento do canal)))*sqrt(2*[Charge-e]*[Permitivity-silicon]*[Permitivity-vacuum]*Concentração do aceitante*abs(2*Potencial de Superfície))
Coeficiente de Efeito Corporal
Vai Coeficiente de Efeito Corporal = modulus((Tensão de limiar-Tensão Limite DIBL)/(sqrt(Potencial de Superfície+(Diferença potencial do corpo de origem))-sqrt(Potencial de Superfície)))
Tensão integrada de junção VLSI
Vai Tensão interna de junção = ([BoltZ]*Temperatura/[Charge-e])*ln(Concentração do aceitante*Concentração de doadores/(Concentração Intrínseca)^2)
Profundidade de esgotamento da junção PN com fonte VLSI
Vai Profundidade de esgotamento da junção Pn com fonte = sqrt((2*[Permitivity-silicon]*[Permitivity-vacuum]*Tensão interna de junção)/([Charge-e]*Concentração do aceitante))
Capacitância Parasítica da Fonte Total
Vai Fonte de capacitância parasita = (Capacitância entre Junção do Corpo e Fonte*Área de Difusão de Fonte)+(Capacitância entre a junção do corpo e a parede lateral*Perímetro da parede lateral de difusão da fonte)
Corrente de saturação de canal curto VLSI
Vai Corrente de saturação de canal curto = Largura de banda*Velocidade de deriva de elétrons de saturação*Capacitância de Óxido por Unidade de Área*Tensão da fonte de drenagem de saturação
Corrente de junção
Vai Corrente de Junção = (Potência Estática/Tensão do Coletor Base)-(Corrente Sublimiar+Corrente de contenção+Corrente do portão)
Potencial de Superfície
Vai Potencial de Superfície = 2*Diferença potencial do corpo de origem*ln(Concentração do aceitante/Concentração Intrínseca)
Comprimento do portão usando capacitância de óxido de portão
Vai Comprimento do portão = Capacitância do portão/(Capacitância da camada de óxido de porta*Largura do portão)
Capacitância de Óxido de Porta
Vai Capacitância da camada de óxido de porta = Capacitância do portão/(Largura do portão*Comprimento do portão)
Capacitância da porta
Vai Capacitância do portão = Taxa de canal/(Tensão do portão para o canal-Tensão de limiar)
Tensão de limiar
Vai Tensão de limiar = Tensão do portão para o canal-(Taxa de canal/Capacitância do portão)
Tensão Limiar quando a Fonte está no Potencial Corporal
Vai Tensão Limite DIBL = Coeficiente DIBL*Drenar para Potencial de Fonte+Tensão de limiar
Coeficiente DIBL
Vai Coeficiente DIBL = (Tensão Limite DIBL-Tensão de limiar)/Drenar para Potencial de Fonte
Carga do canal
Vai Taxa de canal = Capacitância do portão*(Tensão do portão para o canal-Tensão de limiar)
Sublimiar Inclinação
Vai Inclinação Sublimiar = Diferença potencial do corpo de origem*Coeficiente DIBL*ln(10)
Capacitância de Óxido após Full Scaling VLSI
Vai Capacitância de óxido após escala completa = Capacitância de Óxido por Unidade de Área*Fator de escala
Espessura de óxido de porta após escala completa VLSI
Vai Espessura do óxido de porta após escala completa = Espessura do Óxido de Porta/Fator de escala
Capacitância de porta intrínseca
Vai Capacitância de sobreposição de porta MOS = Capacitância da Porta MOS*Largura da transição
Tensão Crítica
Vai Tensão Crítica = Campo Elétrico Crítico*Campo elétrico ao longo do comprimento do canal
Profundidade da junção após Full Scaling VLSI
Vai Profundidade da junção após escala completa = Profundidade da Junção/Fator de escala
Comprimento do canal após Full Scaling VLSI
Vai Comprimento do canal após escala completa = Comprimento do canal/Fator de escala
Mobilidade em Mosfet
Vai Mobilidade em MOSFET = K Prime/Capacitância da camada de óxido de porta
Largura do canal após Full Scaling VLSI
Vai Largura do canal após escala completa = Largura de banda/Fator de escala
K-Prime
Vai K Prime = Mobilidade em MOSFET*Capacitância da camada de óxido de porta

Capacitância de porta intrínseca Fórmula

Capacitância de sobreposição de porta MOS = Capacitância da Porta MOS*Largura da transição
Cmos = Cgcs*W

Qual é a necessidade de doping no CMOS?

A dopagem na tecnologia CMOS é usada para introduzir impurezas no material semicondutor para alterar suas propriedades elétricas. Ao adicionar dopantes, o número de portadores de carga livres (elétrons ou lacunas) pode ser aumentado, o que permite maior controle sobre o comportamento elétrico do dispositivo. Isso é essencial para a criação de circuitos CMOS de alto desempenho que usam transistores tipo n e tipo p.

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!