कैस्केड इन्वर्टर सीएमओएस की लोड कैपेसिटेंस उपाय

चरण 0: पूर्व-गणना सारांश
प्रयुक्त सूत्र
भार क्षमता = पीएमओएस की गेट ड्रेन कैपेसिटेंस+एनएमओएस की गेट ड्रेन कैपेसिटेंस+पीएमओएस की ड्रेन बल्क कैपेसिटेंस+एनएमओएस की ड्रेन बल्क कैपेसिटेंस+आंतरिक धारिता+गेट कैपेसिटेंस
Cload = Cgd,p+Cgd,n+Cdb,p+Cdb,n+Cin+Cg
यह सूत्र 7 वेरिएबल का उपयोग करता है
चर
भार क्षमता - (में मापा गया फैरड) - इन्वर्टर सीएमओएस की लोड कैपेसिटेंस को समतुल्य गांठदार रैखिक कैपेसिटेंस में संयुक्त कैपेसिटेंस के रूप में परिभाषित किया गया है।
पीएमओएस की गेट ड्रेन कैपेसिटेंस - (में मापा गया फैरड) - CMOS में PMOS की गेट ड्रेन कैपेसिटेंस को MOSFET के गेट और ड्रेन टर्मिनलों के बीच कैपेसिटेंस के रूप में परिभाषित किया गया है।
एनएमओएस की गेट ड्रेन कैपेसिटेंस - (में मापा गया फैरड) - CMOS में NMOS की गेट ड्रेन कैपेसिटेंस को MOSFET के गेट और ड्रेन टर्मिनलों के बीच कैपेसिटेंस के रूप में परिभाषित किया गया है।
पीएमओएस की ड्रेन बल्क कैपेसिटेंस - (में मापा गया फैरड) - CMOS में PMOS की ड्रेन बल्क कैपेसिटेंस को MOSFET के ड्रेन और बल्क टर्मिनलों के बीच कैपेसिटेंस के रूप में परिभाषित किया गया है।
एनएमओएस की ड्रेन बल्क कैपेसिटेंस - (में मापा गया फैरड) - CMOS में NMOS की ड्रेन बल्क कैपेसिटेंस को MOSFET के ड्रेन और बल्क टर्मिनलों के बीच कैपेसिटेंस के रूप में परिभाषित किया गया है।
आंतरिक धारिता - (में मापा गया फैरड) - इन्वर्टर सीएमओएस की आंतरिक कैपेसिटेंस को इन्वर्टर की आंतरिक कैपेसिटेंस के रूप में परिभाषित किया गया है।
गेट कैपेसिटेंस - (में मापा गया फैरड) - इन्वर्टर सीएमओएस की गेट कैपेसिटेंस गेट क्षेत्र पर पतली-ऑक्साइड कैपेसिटेंस के कारण होती है।
चरण 1: इनपुट को आधार इकाई में बदलें
पीएमओएस की गेट ड्रेन कैपेसिटेंस: 0.15 फेम्टोफैरड --> 1.5E-16 फैरड (रूपांतरण की जाँच करें ​यहाँ)
एनएमओएस की गेट ड्रेन कैपेसिटेंस: 0.1 फेम्टोफैरड --> 1E-16 फैरड (रूपांतरण की जाँच करें ​यहाँ)
पीएमओएस की ड्रेन बल्क कैपेसिटेंस: 0.25 फेम्टोफैरड --> 2.5E-16 फैरड (रूपांतरण की जाँच करें ​यहाँ)
एनएमओएस की ड्रेन बल्क कैपेसिटेंस: 0.2 फेम्टोफैरड --> 2E-16 फैरड (रूपांतरण की जाँच करें ​यहाँ)
आंतरिक धारिता: 0.05 फेम्टोफैरड --> 5E-17 फैरड (रूपांतरण की जाँच करें ​यहाँ)
गेट कैपेसिटेंस: 0.1 फेम्टोफैरड --> 1E-16 फैरड (रूपांतरण की जाँच करें ​यहाँ)
चरण 2: फॉर्मूला का मूल्यांकन करें
फॉर्मूला में इनपुट वैल्यू को तैयार करना
Cload = Cgd,p+Cgd,n+Cdb,p+Cdb,n+Cin+Cg --> 1.5E-16+1E-16+2.5E-16+2E-16+5E-17+1E-16
मूल्यांकन हो रहा है ... ...
Cload = 8.5E-16
चरण 3: परिणाम को आउटपुट की इकाई में बदलें
8.5E-16 फैरड -->0.85 फेम्टोफैरड (रूपांतरण की जाँच करें ​यहाँ)
आख़री जवाब
0.85 फेम्टोफैरड <-- भार क्षमता
(गणना 00.004 सेकंड में पूरी हुई)

क्रेडिट

Creator Image
के द्वारा बनाई गई प्रियंका पटेल
लालभाई दलपतभाई कॉलेज ऑफ इंजीनियरिंग (एलडीसीई), अहमदाबाद
प्रियंका पटेल ने इस कैलकुलेटर और 25+ अधिक कैलकुलेटर को बनाए है!
Verifier Image
के द्वारा सत्यापित परमिंदर सिंह
चंडीगढ़ विश्वविद्यालय (घन), पंजाब
परमिंदर सिंह ने इस कैलकुलेटर और 500+ को अधिक कैलकुलेटर से सत्यापित किया है!

17 सीएमओएस इनवर्टर कैलक्युलेटर्स

निम्न से उच्च आउटपुट संक्रमण CMOS के लिए प्रसार विलंब
​ जाओ आउटपुट के निम्न से उच्च संक्रमण का समय = (भार क्षमता/(पीएमओएस का ट्रांसकंडक्टेंस*(वोल्टेज आपूर्ति-abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज))))*(((2*abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज))/(वोल्टेज आपूर्ति-abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज)))+ln((4*(वोल्टेज आपूर्ति-abs(बॉडी बायस के साथ पीएमओएस का थ्रेसहोल्ड वोल्टेज))/वोल्टेज आपूर्ति)-1))
उच्च से निम्न आउटपुट संक्रमण सीएमओएस के लिए प्रसार विलंब
​ जाओ आउटपुट के उच्च से निम्न संक्रमण का समय = (भार क्षमता/(एनएमओएस का ट्रांसकंडक्टेंस*(वोल्टेज आपूर्ति-बॉडी बायस के साथ एनएमओएस का थ्रेसहोल्ड वोल्टेज)))*((2*बॉडी बायस के साथ एनएमओएस का थ्रेसहोल्ड वोल्टेज/(वोल्टेज आपूर्ति-बॉडी बायस के साथ एनएमओएस का थ्रेसहोल्ड वोल्टेज))+ln((4*(वोल्टेज आपूर्ति-बॉडी बायस के साथ एनएमओएस का थ्रेसहोल्ड वोल्टेज)/वोल्टेज आपूर्ति)-1))
प्रतिरोधक भार न्यूनतम आउटपुट वोल्टेज सीएमओएस
​ जाओ प्रतिरोधक भार न्यूनतम आउटपुट वोल्टेज = वोल्टेज आपूर्ति-शून्य बायस थ्रेशोल्ड वोल्टेज+(1/(एनएमओएस का ट्रांसकंडक्टेंस*भार प्रतिरोध))-sqrt((वोल्टेज आपूर्ति-शून्य बायस थ्रेशोल्ड वोल्टेज+(1/(एनएमओएस का ट्रांसकंडक्टेंस*भार प्रतिरोध)))^2-(2*वोल्टेज आपूर्ति/(एनएमओएस का ट्रांसकंडक्टेंस*भार प्रतिरोध)))
अधिकतम इनपुट वोल्टेज CMOS
​ जाओ अधिकतम इनपुट वोल्टेज CMOS = (2*अधिकतम इनपुट के लिए आउटपुट वोल्टेज+(बिना शारीरिक पूर्वाग्रह के पीएमओएस का थ्रेसहोल्ड वोल्टेज)-वोल्टेज आपूर्ति+ट्रांसकंडक्टेंस अनुपात*बॉडी बायस के बिना एनएमओएस का थ्रेसहोल्ड वोल्टेज)/(1+ट्रांसकंडक्टेंस अनुपात)
थ्रेसहोल्ड वोल्टेज सीएमओएस
​ जाओ सीमा वोल्टेज = (बॉडी बायस के बिना एनएमओएस का थ्रेसहोल्ड वोल्टेज+sqrt(1/ट्रांसकंडक्टेंस अनुपात)*(वोल्टेज आपूर्ति+(बिना शारीरिक पूर्वाग्रह के पीएमओएस का थ्रेसहोल्ड वोल्टेज)))/(1+sqrt(1/ट्रांसकंडक्टेंस अनुपात))
न्यूनतम इनपुट वोल्टेज CMOS
​ जाओ न्यूनतम इनपुट वोल्टेज = (वोल्टेज आपूर्ति+(बिना शारीरिक पूर्वाग्रह के पीएमओएस का थ्रेसहोल्ड वोल्टेज)+ट्रांसकंडक्टेंस अनुपात*(2*आउटपुट वोल्टेज+बॉडी बायस के बिना एनएमओएस का थ्रेसहोल्ड वोल्टेज))/(1+ट्रांसकंडक्टेंस अनुपात)
प्रतिरोधक भार न्यूनतम इनपुट वोल्टेज CMOS
​ जाओ प्रतिरोधक भार न्यूनतम इनपुट वोल्टेज = शून्य बायस थ्रेशोल्ड वोल्टेज+sqrt((8*वोल्टेज आपूर्ति)/(3*एनएमओएस का ट्रांसकंडक्टेंस*भार प्रतिरोध))-(1/(एनएमओएस का ट्रांसकंडक्टेंस*भार प्रतिरोध))
कैस्केड इन्वर्टर सीएमओएस की लोड कैपेसिटेंस
​ जाओ भार क्षमता = पीएमओएस की गेट ड्रेन कैपेसिटेंस+एनएमओएस की गेट ड्रेन कैपेसिटेंस+पीएमओएस की ड्रेन बल्क कैपेसिटेंस+एनएमओएस की ड्रेन बल्क कैपेसिटेंस+आंतरिक धारिता+गेट कैपेसिटेंस
विद्युत आपूर्ति द्वारा प्रदत्त ऊर्जा
​ जाओ विद्युत आपूर्ति द्वारा प्रदत्त ऊर्जा = int(वोल्टेज आपूर्ति*तात्कालिक नाली धारा*x,x,0,संधारित्र का चार्जिंग अंतराल)
प्रतिरोधक भार अधिकतम इनपुट वोल्टेज CMOS
​ जाओ प्रतिरोधक भार अधिकतम इनपुट वोल्टेज CMOS = शून्य बायस थ्रेशोल्ड वोल्टेज+(1/(एनएमओएस का ट्रांसकंडक्टेंस*भार प्रतिरोध))
औसत प्रसार विलंब सीएमओएस
​ जाओ औसत प्रसार विलंब = (आउटपुट के उच्च से निम्न संक्रमण का समय+आउटपुट के निम्न से उच्च संक्रमण का समय)/2
सममित सीएमओएस के लिए न्यूनतम इनपुट वोल्टेज
​ जाओ न्यूनतम इनपुट वोल्टेज = (5*वोल्टेज आपूर्ति-2*बॉडी बायस के बिना एनएमओएस का थ्रेसहोल्ड वोल्टेज)/8
सममित सीएमओएस के लिए अधिकतम इनपुट वोल्टेज
​ जाओ अधिकतम इनपुट वोल्टेज = (3*वोल्टेज आपूर्ति+2*बॉडी बायस के बिना एनएमओएस का थ्रेसहोल्ड वोल्टेज)/8
औसत पावर अपव्यय CMOS
​ जाओ औसत बिजली अपव्यय = भार क्षमता*(वोल्टेज आपूर्ति)^2*आवृत्ति
ट्रांसकंडक्टेंस अनुपात सीएमओएस
​ जाओ ट्रांसकंडक्टेंस अनुपात = एनएमओएस का ट्रांसकंडक्टेंस/पीएमओएस का ट्रांसकंडक्टेंस
हाई सिग्नल सीएमओएस के लिए शोर मार्जिन
​ जाओ उच्च सिग्नल के लिए शोर मार्जिन = अधिकतम आउटपुट वोल्टेज-न्यूनतम इनपुट वोल्टेज
दोलन अवधि रिंग थरथरानवाला CMOS
​ जाओ दोलन काल = 2*चरणों की संख्या रिंग ऑसिलेटर*औसत प्रसार विलंब

कैस्केड इन्वर्टर सीएमओएस की लोड कैपेसिटेंस सूत्र

भार क्षमता = पीएमओएस की गेट ड्रेन कैपेसिटेंस+एनएमओएस की गेट ड्रेन कैपेसिटेंस+पीएमओएस की ड्रेन बल्क कैपेसिटेंस+एनएमओएस की ड्रेन बल्क कैपेसिटेंस+आंतरिक धारिता+गेट कैपेसिटेंस
Cload = Cgd,p+Cgd,n+Cdb,p+Cdb,n+Cin+Cg

कैस्केड इन्वर्टर सीएमओएस की लोड कैपेसिटेंस की गणना कैसे करें?

कैस्केड इन्वर्टर सीएमओएस की लोड कैपेसिटेंस के लिए ऑनलाइन कैलकुलेटर पर, कृपया पीएमओएस की गेट ड्रेन कैपेसिटेंस (Cgd,p), CMOS में PMOS की गेट ड्रेन कैपेसिटेंस को MOSFET के गेट और ड्रेन टर्मिनलों के बीच कैपेसिटेंस के रूप में परिभाषित किया गया है। के रूप में, एनएमओएस की गेट ड्रेन कैपेसिटेंस (Cgd,n), CMOS में NMOS की गेट ड्रेन कैपेसिटेंस को MOSFET के गेट और ड्रेन टर्मिनलों के बीच कैपेसिटेंस के रूप में परिभाषित किया गया है। के रूप में, पीएमओएस की ड्रेन बल्क कैपेसिटेंस (Cdb,p), CMOS में PMOS की ड्रेन बल्क कैपेसिटेंस को MOSFET के ड्रेन और बल्क टर्मिनलों के बीच कैपेसिटेंस के रूप में परिभाषित किया गया है। के रूप में, एनएमओएस की ड्रेन बल्क कैपेसिटेंस (Cdb,n), CMOS में NMOS की ड्रेन बल्क कैपेसिटेंस को MOSFET के ड्रेन और बल्क टर्मिनलों के बीच कैपेसिटेंस के रूप में परिभाषित किया गया है। के रूप में, आंतरिक धारिता (Cin), इन्वर्टर सीएमओएस की आंतरिक कैपेसिटेंस को इन्वर्टर की आंतरिक कैपेसिटेंस के रूप में परिभाषित किया गया है। के रूप में & गेट कैपेसिटेंस (Cg), इन्वर्टर सीएमओएस की गेट कैपेसिटेंस गेट क्षेत्र पर पतली-ऑक्साइड कैपेसिटेंस के कारण होती है। के रूप में डालें। कृपया कैस्केड इन्वर्टर सीएमओएस की लोड कैपेसिटेंस गणना को पूर्ण करने के लिए कैलकुलेट बटन का उपयोग करें।

कैस्केड इन्वर्टर सीएमओएस की लोड कैपेसिटेंस गणना

कैस्केड इन्वर्टर सीएमओएस की लोड कैपेसिटेंस कैलकुलेटर, भार क्षमता की गणना करने के लिए Load Capacitance = पीएमओएस की गेट ड्रेन कैपेसिटेंस+एनएमओएस की गेट ड्रेन कैपेसिटेंस+पीएमओएस की ड्रेन बल्क कैपेसिटेंस+एनएमओएस की ड्रेन बल्क कैपेसिटेंस+आंतरिक धारिता+गेट कैपेसिटेंस का उपयोग करता है। कैस्केड इन्वर्टर सीएमओएस की लोड कैपेसिटेंस Cload को कैस्केड इन्वर्टर सीएमओएस फॉर्मूला की लोड कैपेसिटेंस को मिलर प्रभाव के बिना समतुल्य गांठदार रैखिक कैपेसिटेंस में संयुक्त कैपेसिटेंस के रूप में परिभाषित किया गया है। के रूप में परिभाषित किया गया है। यहाँ कैस्केड इन्वर्टर सीएमओएस की लोड कैपेसिटेंस गणना को संख्या में समझा जा सकता है - 8.5E+14 = 1.5E-16+1E-16+2.5E-16+2E-16+5E-17+1E-16. आप और अधिक कैस्केड इन्वर्टर सीएमओएस की लोड कैपेसिटेंस उदाहरण यहाँ देख सकते हैं -

FAQ

कैस्केड इन्वर्टर सीएमओएस की लोड कैपेसिटेंस क्या है?
कैस्केड इन्वर्टर सीएमओएस की लोड कैपेसिटेंस कैस्केड इन्वर्टर सीएमओएस फॉर्मूला की लोड कैपेसिटेंस को मिलर प्रभाव के बिना समतुल्य गांठदार रैखिक कैपेसिटेंस में संयुक्त कैपेसिटेंस के रूप में परिभाषित किया गया है। है और इसे Cload = Cgd,p+Cgd,n+Cdb,p+Cdb,n+Cin+Cg या Load Capacitance = पीएमओएस की गेट ड्रेन कैपेसिटेंस+एनएमओएस की गेट ड्रेन कैपेसिटेंस+पीएमओएस की ड्रेन बल्क कैपेसिटेंस+एनएमओएस की ड्रेन बल्क कैपेसिटेंस+आंतरिक धारिता+गेट कैपेसिटेंस के रूप में दर्शाया जाता है।
कैस्केड इन्वर्टर सीएमओएस की लोड कैपेसिटेंस की गणना कैसे करें?
कैस्केड इन्वर्टर सीएमओएस की लोड कैपेसिटेंस को कैस्केड इन्वर्टर सीएमओएस फॉर्मूला की लोड कैपेसिटेंस को मिलर प्रभाव के बिना समतुल्य गांठदार रैखिक कैपेसिटेंस में संयुक्त कैपेसिटेंस के रूप में परिभाषित किया गया है। Load Capacitance = पीएमओएस की गेट ड्रेन कैपेसिटेंस+एनएमओएस की गेट ड्रेन कैपेसिटेंस+पीएमओएस की ड्रेन बल्क कैपेसिटेंस+एनएमओएस की ड्रेन बल्क कैपेसिटेंस+आंतरिक धारिता+गेट कैपेसिटेंस Cload = Cgd,p+Cgd,n+Cdb,p+Cdb,n+Cin+Cg के रूप में परिभाषित किया गया है। कैस्केड इन्वर्टर सीएमओएस की लोड कैपेसिटेंस की गणना करने के लिए, आपको पीएमओएस की गेट ड्रेन कैपेसिटेंस (Cgd,p), एनएमओएस की गेट ड्रेन कैपेसिटेंस (Cgd,n), पीएमओएस की ड्रेन बल्क कैपेसिटेंस (Cdb,p), एनएमओएस की ड्रेन बल्क कैपेसिटेंस (Cdb,n), आंतरिक धारिता (Cin) & गेट कैपेसिटेंस (Cg) की आवश्यकता है। हमारे टूल के द्वारा, आपको CMOS में PMOS की गेट ड्रेन कैपेसिटेंस को MOSFET के गेट और ड्रेन टर्मिनलों के बीच कैपेसिटेंस के रूप में परिभाषित किया गया है।, CMOS में NMOS की गेट ड्रेन कैपेसिटेंस को MOSFET के गेट और ड्रेन टर्मिनलों के बीच कैपेसिटेंस के रूप में परिभाषित किया गया है।, CMOS में PMOS की ड्रेन बल्क कैपेसिटेंस को MOSFET के ड्रेन और बल्क टर्मिनलों के बीच कैपेसिटेंस के रूप में परिभाषित किया गया है।, CMOS में NMOS की ड्रेन बल्क कैपेसिटेंस को MOSFET के ड्रेन और बल्क टर्मिनलों के बीच कैपेसिटेंस के रूप में परिभाषित किया गया है।, इन्वर्टर सीएमओएस की आंतरिक कैपेसिटेंस को इन्वर्टर की आंतरिक कैपेसिटेंस के रूप में परिभाषित किया गया है। & इन्वर्टर सीएमओएस की गेट कैपेसिटेंस गेट क्षेत्र पर पतली-ऑक्साइड कैपेसिटेंस के कारण होती है। के लिए संबंधित मान दर्ज करने और कैलकुलेट बटन को क्लिक करने की आवश्यकता है।
Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!