दोन संख्या चे लसावि

उच्च तर्कशास्त्र येथे वेळ धरा कॅल्क्युलेटर

अभियांत्रिकी आरोग्य आर्थिक खेळाचे मैदान अधिक >>

↳

इलेक्ट्रॉनिक्स इलेक्ट्रॉनिक्स आणि इन्स्ट्रुमेंटेशन उत्पादन अभियांत्रिकी दिवाणी अधिक >>

⤿

CMOS डिझाइन आणि अनुप्रयोग अँटेना आणि वेव्ह प्रोपोगेशन अॅनालॉग इलेक्ट्रॉनिक्स अॅनालॉग कम्युनिकेशन्स अधिक >>

⤿

CMOS वेळ वैशिष्ट्ये CMOS इन्व्हर्टर CMOS डिझाइन वैशिष्ट्ये CMOS पॉवर मेट्रिक्स अधिक >>

✖फॉलिंग इनपुटसाठी ऍपर्चर टाइम हे इनपुट दरम्यानची वेळ म्हणून परिभाषित केले जाते जेव्हा लॉजिक 0 किंवा कमी आउटपुटवर येते.ⓘ फॉलिंग इनपुटसाठी छिद्र वेळ [t_af]			+10% -10%
✖लो लॉजिकवर सेटअप वेळ जेव्हा लॉजिक कमी इनपुट किंवा 0 वर येते तेव्हा सेटअप वेळ म्हणून परिभाषित केले जाते.ⓘ कमी लॉजिकवर सेटअप वेळ [T_setup0]			+10% -10%

✖जेव्हा लॉजिक 1 किंवा उच्च आउटपुट वर जाते तेव्हा उच्च तर्कशास्त्रावर होल्ड टाइम हे इनपुट दरम्यान होल्ड टाइम म्हणून परिभाषित केले जाते.ⓘ उच्च तर्कशास्त्र येथे वेळ धरा [T_hold1]

⎘ कॉपी

👎

सुत्र

LaTeX

रीसेट करा

👍

डाउनलोड करा CMOS वेळ वैशिष्ट्ये सूत्रे PDF PDF Image

उच्च तर्कशास्त्र येथे वेळ धरा उपाय

चरण 0: पूर्व-गणन सारांश

फॉर्म्युला वापरले जाते

उच्च तर्कशास्त्रावर वेळ धरा = फॉलिंग इनपुटसाठी छिद्र वेळ-कमी लॉजिकवर सेटअप वेळ
T_hold1 = t_af-T_setup0
हे सूत्र 3 व्हेरिएबल्स वापरते

व्हेरिएबल्स वापरलेले

उच्च तर्कशास्त्रावर वेळ धरा - (मध्ये मोजली दुसरा) - जेव्हा लॉजिक 1 किंवा उच्च आउटपुट वर जाते तेव्हा उच्च तर्कशास्त्रावर होल्ड टाइम हे इनपुट दरम्यान होल्ड टाइम म्हणून परिभाषित केले जाते.
फॉलिंग इनपुटसाठी छिद्र वेळ - (मध्ये मोजली दुसरा) - फॉलिंग इनपुटसाठी ऍपर्चर टाइम हे इनपुट दरम्यानची वेळ म्हणून परिभाषित केले जाते जेव्हा लॉजिक 0 किंवा कमी आउटपुटवर येते.
कमी लॉजिकवर सेटअप वेळ - (मध्ये मोजली दुसरा) - लो लॉजिकवर सेटअप वेळ जेव्हा लॉजिक कमी इनपुट किंवा 0 वर येते तेव्हा सेटअप वेळ म्हणून परिभाषित केले जाते.

चरण 1: इनपुट ला बेस युनिटमध्ये रूपांतरित करा

फॉलिंग इनपुटसाठी छिद्र वेळ: 11.65 नॅनोसेकंद --> 1.165E-08 दुसरा (रूपांतरण तपासा येथे)
कमी लॉजिकवर सेटअप वेळ: 3.75 नॅनोसेकंद --> 3.75E-09 दुसरा (रूपांतरण तपासा येथे)

चरण 2: फॉर्म्युलाचे मूल्यांकन करा

फॉर्म्युलामध्ये इनपुट व्हॅल्यूजची स्थापना करणे

T_hold1 = t_af-T_setup0 --> 1.165E-08-3.75E-09

मूल्यांकन करत आहे ... ...

T_hold1 = 7.9E-09

चरण 3: निकाल आउटपुटच्या युनिटमध्ये रूपांतरित करा

7.9E-09 दुसरा -->7.9 नॅनोसेकंद (रूपांतरण तपासा येथे)

अंतिम उत्तर

7.9 नॅनोसेकंद <-- उच्च तर्कशास्त्रावर वेळ धरा

(गणना 00.020 सेकंदात पूर्ण झाली)

आपण येथे आहात -

होम » अभियांत्रिकी » इलेक्ट्रॉनिक्स » CMOS डिझाइन आणि अनुप्रयोग » CMOS वेळ वैशिष्ट्ये » उच्च तर्कशास्त्र येथे वेळ धरा

जमा

ने निर्मित शोभित दिमरी

बिपिन त्रिपाठी कुमाऊँ तंत्रज्ञान तंत्रज्ञान (बीटीकेआयटी), द्वाराहाट

शोभित दिमरी यांनी हे कॅल्क्युलेटर आणि 900+ अधिक कॅल्क्युलेटर तयार केले आहेत!

द्वारे सत्यापित उर्वी राठोड

विश्वकर्मा शासकीय अभियांत्रिकी महाविद्यालय (व्हीजीईसी), अहमदाबाद

उर्वी राठोड यानी हे कॅल्क्युलेटर आणि 1900+ अधिक कॅल्क्युलेटर सत्यापित केले आहेत।

< CMOS वेळ वैशिष्ट्ये कॅल्क्युलेटर

उच्च तर्कशास्त्र येथे सेटअप वेळ

LaTeX जा उच्च तर्कशास्त्र येथे सेटअप वेळ = वाढत्या इनपुटसाठी छिद्र वेळ-कमी तर्कशास्त्रावर वेळ धरा

वाढत्या इनपुटसाठी छिद्र वेळ

LaTeX जा वाढत्या इनपुटसाठी छिद्र वेळ = उच्च तर्कशास्त्र येथे सेटअप वेळ+कमी तर्कशास्त्रावर वेळ धरा

फॉलिंग इनपुटसाठी छिद्र वेळ

LaTeX जा फॉलिंग इनपुटसाठी छिद्र वेळ = कमी लॉजिकवर सेटअप वेळ+उच्च तर्कशास्त्रावर वेळ धरा

लो लॉजिकवर सेटअप वेळ

LaTeX जा कमी लॉजिकवर सेटअप वेळ = फॉलिंग इनपुटसाठी छिद्र वेळ-उच्च तर्कशास्त्रावर वेळ धरा

अजून पहा >>

उच्च तर्कशास्त्र येथे वेळ धरा सुत्र

LaTeX जा

उच्च तर्कशास्त्रावर वेळ धरा = फॉलिंग इनपुटसाठी छिद्र वेळ-कमी लॉजिकवर सेटअप वेळ
T_hold1 = t_af-T_setup0

सेटअप वेळा tsetup0 आणि tsetup1 काय आहे?

सर्वसाधारणपणे, 0 आणि 1 च्या इनपुटसाठी विलंब भिन्न असेल. सेटअप वेळा tsetup0 आणि tsetup1 हे घड्याळाच्या आधी, अनुक्रमे डी घसरणे किंवा वाढणे आवश्यक आहे जेणेकरून डेटा कमीतकमी शक्य tDQ सह योग्यरित्या कॅप्चर केला जाईल.

होम

फुकट पीडीएफ

🔍 शोधा

श्रेण्या

Let Others Know

✖

Facebook

Twitter

Copied!