Celcapaciteit Rekenmachine

↳

Elektronica

Chemische technologie

Civiel

Elektrisch

Elektronica en instrumentatie

Materiaal kunde

Mechanisch

Productie Engineering

⤿

Array Datapath-subsysteem

CMOS-omvormers

CMOS-ontwerpkenmerken

CMOS-subsysteem voor speciale doeleinden

CMOS-tijdkenmerken

CMOS-vermogensstatistieken

Kenmerken van CMOS-circuits

Kenmerken van CMOS-vertraging

✖Bitcapaciteit is de capaciteit van één bit in cmos vlsi.ⓘ Beetje capaciteit [C_bit]			+10% -10%
✖Voltage Swing on Bitline wordt gedefinieerd als een full-swing lokale bitline SRAM-architectuur, die is gebaseerd op de 22 nm FinFET-technologie voor werking op laagspanning.ⓘ Spanningsschommeling op bitline [ΔV]			+10% -10%
✖De positieve spanning wordt gedefinieerd als de spanning die wordt berekend wanneer het circuit op de voeding wordt aangesloten. Dit wordt meestal Vdd of voeding van het circuit genoemd.ⓘ Positieve spanning [V_dd]			+10% -10%

✖Celcapaciteit is de capaciteit van individuele cellen.ⓘ Celcapaciteit [C_cell]

⎘ Kopiëren

👎

Formule

✖

Celcapaciteit

Formule

`"C"_{"cell"} = ("C"_{"bit"}*2*"ΔV")/("V"_{"dd"}-("ΔV"*2))`

Voorbeeld

`"5.976552pF"=("12.38pF"*2*"0.42V")/("2.58V"-("0.42V"*2))`

Rekenmachine

LaTeX

Reset

👍

Downloaden Array Datapath-subsysteem Formules Pdf

Celcapaciteit Oplossing

STAP 0: Samenvatting voorberekening

Formule gebruikt

Celcapaciteit = (Beetje capaciteit*2*Spanningsschommeling op bitline)/(Positieve spanning-(Spanningsschommeling op bitline*2))
C_cell = (C_bit*2*ΔV)/(V_dd-(ΔV*2))
Deze formule gebruikt 4 Variabelen

Variabelen gebruikt

Celcapaciteit - (Gemeten in Farad) - Celcapaciteit is de capaciteit van individuele cellen.
Beetje capaciteit - (Gemeten in Farad) - Bitcapaciteit is de capaciteit van één bit in cmos vlsi.
Spanningsschommeling op bitline - (Gemeten in Volt) - Voltage Swing on Bitline wordt gedefinieerd als een full-swing lokale bitline SRAM-architectuur, die is gebaseerd op de 22 nm FinFET-technologie voor werking op laagspanning.
Positieve spanning - (Gemeten in Volt) - De positieve spanning wordt gedefinieerd als de spanning die wordt berekend wanneer het circuit op de voeding wordt aangesloten. Dit wordt meestal Vdd of voeding van het circuit genoemd.

STAP 1: converteer ingang (en) naar basiseenheid

Beetje capaciteit: 12.38 Picofarad --> 1.238E-11 Farad (Bekijk de conversie hier)
Spanningsschommeling op bitline: 0.42 Volt --> 0.42 Volt Geen conversie vereist
Positieve spanning: 2.58 Volt --> 2.58 Volt Geen conversie vereist

STAP 2: Evalueer de formule

Invoerwaarden in formule vervangen

C_cell = (C_bit*2*ΔV)/(V_dd-(ΔV*2)) --> (1.238E-11*2*0.42)/(2.58-(0.42*2))

Evalueren ... ...

C_cell = 5.97655172413793E-12

STAP 3: converteer het resultaat naar de eenheid van de uitvoer

5.97655172413793E-12 Farad -->5.97655172413793 Picofarad (Bekijk de conversie hier)

DEFINITIEVE ANTWOORD

5.97655172413793 ≈ 5.976552 Picofarad <-- Celcapaciteit

(Berekening voltooid in 00.014 seconden)

Je bevindt je hier -

Huis » Engineering » Elektronica » CMOS-ontwerp en toepassingen » Array Datapath-subsysteem » Celcapaciteit

Credits

Gemaakt door Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri heeft deze rekenmachine gemaakt en nog 900+ meer rekenmachines!

Geverifieërd door Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod heeft deze rekenmachine geverifieerd en nog 1900+ rekenmachines!

< 19 Array Datapath-subsysteem Rekenmachines

Carry-Looker Adder-vertraging

Gaan Carry-Looker Adder-vertraging = Voortplantingsvertraging+Groepsvoortplantingsvertraging+((N-ingang EN-poort-1)+(K-ingang EN-poort-1))*EN-OF Poortvertraging+XOR-vertraging

Multiplexer vertraging

Gaan Multiplexer vertraging = (Carry-Skip Adder-vertraging-(Voortplantingsvertraging+(2*(N-ingang EN-poort-1)*EN-OF Poortvertraging)-XOR-vertraging))/(K-ingang EN-poort-1)

Carry-Skip Adder-vertraging

Gaan Carry-Skip Adder-vertraging = Voortplantingsvertraging+2*(N-ingang EN-poort-1)*EN-OF Poortvertraging+(K-ingang EN-poort-1)*Multiplexer vertraging+XOR-vertraging

Carry-Increamentor Adder-vertraging

Gaan Carry-Incrementor-optelvertraging = Voortplantingsvertraging+Groepsvoortplantingsvertraging+(K-ingang EN-poort-1)*EN-OF Poortvertraging+XOR-vertraging

Kritieke vertraging bij Gates

Gaan Kritieke vertraging bij Gates = Voortplantingsvertraging+(N-ingang EN-poort+(K-ingang EN-poort-2))*EN-OF Poortvertraging+Multiplexer vertraging

Vertraging groepsvoortplanting

Gaan Voortplantingsvertraging = Boomaddervertraging-(log2(Absolute frequentie)*EN-OF Poortvertraging+XOR-vertraging)

Tree Adder-vertraging

Gaan Boomaddervertraging = Voortplantingsvertraging+log2(Absolute frequentie)*EN-OF Poortvertraging+XOR-vertraging

Celcapaciteit

Gaan Celcapaciteit = (Beetje capaciteit*2*Spanningsschommeling op bitline)/(Positieve spanning-(Spanningsschommeling op bitline*2))

Grondcapaciteit

Gaan Grondcapaciteit = ((Agressieve spanning*Aangrenzende capaciteit)/Slachtofferspanning)-Aangrenzende capaciteit

Bit capaciteit

Gaan Beetje capaciteit = ((Positieve spanning*Celcapaciteit)/(2*Spanningsschommeling op bitline))-Celcapaciteit

Spanningsschommeling op bitlijn

Gaan Spanningsschommeling op bitline = (Positieve spanning/2)*Celcapaciteit/(Celcapaciteit+Beetje capaciteit)

'XOR'-vertraging

Gaan XOR-vertraging = Rimpel tijd-(Voortplantingsvertraging+(Poorten op kritiek pad-1)*EN-OF Poortvertraging)

Carry-Ripple Adder Kritieke padvertraging

Gaan Rimpel tijd = Voortplantingsvertraging+(Poorten op kritiek pad-1)*EN-OF Poortvertraging+XOR-vertraging

Geheugengebied met N Bits

Gaan Gebied van geheugencel = (Gebied van één bit-geheugencel*Absolute frequentie)/Array-efficiëntie

Gebied van geheugencel

Gaan Gebied van één bit-geheugencel = (Array-efficiëntie*Gebied van geheugencel)/Absolute frequentie

Array-efficiëntie

Gaan Array-efficiëntie = (Gebied van één bit-geheugencel*Absolute frequentie)/Gebied van geheugencel

N-Bit Carry-Skip-opteller

Gaan N-bit Carry Skip-opteller = N-ingang EN-poort*K-ingang EN-poort

K-Input 'En' Poort

Gaan K-ingang EN-poort = N-bit Carry Skip-opteller/N-ingang EN-poort

N-Input 'En' Poort

Gaan N-ingang EN-poort = N-bit Carry Skip-opteller/K-ingang EN-poort

Celcapaciteit Formule

Celcapaciteit = (Beetje capaciteit*2*Spanningsschommeling op bitline)/(Positieve spanning-(Spanningsschommeling op bitline*2))
C_cell = (C_bit*2*ΔV)/(V_dd-(ΔV*2))

Hoe variëren verschillende capaciteiten in dynamisch RAM of DRAM?

De DRAM-condensator Ccel moet fysiek zo klein mogelijk zijn om een goede dichtheid te bereiken. De bitlijn staat echter in contact met veel DRAM-cellen en heeft een relatief grote capaciteit Cbit. Daarom is de celcapaciteit typisch veel kleiner dan de bitlijncapaciteit. een grote celcapaciteit is belangrijk om een redelijke spanningszwaai te verschaffen. Het is ook nodig om de inhoud van de cel gedurende een acceptabele lange tijd vast te houden en om zachte fouten te minimaliseren.

Huis

VRIJ PDF's

🔍 Zoeken

Categorieën

Let Others Know

✖

Facebook

Twitter

Copied!