Zellkapazität Taschenrechner

✖Die Bitkapazität ist die Kapazität eines Bits in cmos vlsi.ⓘ Bitkapazität [C_bit]			+10% -10%
✖Unter „Voltage Swing on Bitline“ versteht man eine Full-Swing-Local-Bitline-SRAM-Architektur, die auf der 22-nm-FinFET-Technologie für den Niederspannungsbetrieb basiert.ⓘ Spannungsschwankung auf Bitline [ΔV]			+10% -10%
✖Die positive Spannung ist als die Spannung definiert, die berechnet wird, wenn der Stromkreis an die Stromversorgung angeschlossen wird. Sie wird normalerweise als Vdd oder Stromversorgung des Stromkreises bezeichnet.ⓘ Positive Spannung [V_dd]			+10% -10%

✖Die Zellkapazität ist die Kapazität einer einzelnen Zelle.ⓘ Zellkapazität [C_cell]

⎘ Kopie

👎

Formel

✖

Zellkapazität

Formel

C cell = \frac{C bit \cdot 2 \cdot ΔV}{V dd - (ΔV \cdot 2)}

Beispiel

5.976552 pF = \frac{12.38 pF \cdot 2 \cdot 0.42 V}{2.58 V - (0.42 V \cdot 2)}

Taschenrechner

LaTeX

Rücksetzen

👍

Herunterladen Array-Datenpfad-Subsystem Formeln Pdf PDF Image

Zellkapazität Lösung

SCHRITT 0: Zusammenfassung vor der Berechnung

Gebrauchte Formel

Zellkapazität = (Bitkapazität*2*Spannungsschwankung auf Bitline)/(Positive Spannung-(Spannungsschwankung auf Bitline*2))
C_cell = (C_bit*2*ΔV)/(V_dd-(ΔV*2))
Diese formel verwendet 4 Variablen

Verwendete Variablen

Zellkapazität - (Gemessen in Farad) - Die Zellkapazität ist die Kapazität einer einzelnen Zelle.
Bitkapazität - (Gemessen in Farad) - Die Bitkapazität ist die Kapazität eines Bits in cmos vlsi.
Spannungsschwankung auf Bitline - (Gemessen in Volt) - Unter „Voltage Swing on Bitline“ versteht man eine Full-Swing-Local-Bitline-SRAM-Architektur, die auf der 22-nm-FinFET-Technologie für den Niederspannungsbetrieb basiert.
Positive Spannung - (Gemessen in Volt) - Die positive Spannung ist als die Spannung definiert, die berechnet wird, wenn der Stromkreis an die Stromversorgung angeschlossen wird. Sie wird normalerweise als Vdd oder Stromversorgung des Stromkreises bezeichnet.

SCHRITT 1: Konvertieren Sie die Eingänge in die Basiseinheit

Bitkapazität: 12.38 Pikofarad --> 1.238E-11 Farad (Überprüfen sie die konvertierung hier)
Spannungsschwankung auf Bitline: 0.42 Volt --> 0.42 Volt Keine Konvertierung erforderlich
Positive Spannung: 2.58 Volt --> 2.58 Volt Keine Konvertierung erforderlich

SCHRITT 2: Formel auswerten

Eingabewerte in Formel ersetzen

C_cell = (C_bit*2*ΔV)/(V_dd-(ΔV*2)) --> (1.238E-11*2*0.42)/(2.58-(0.42*2))

Auswerten ... ...

C_cell = 5.97655172413793E-12

SCHRITT 3: Konvertieren Sie das Ergebnis in die Ausgabeeinheit

5.97655172413793E-12 Farad -->5.97655172413793 Pikofarad (Überprüfen sie die konvertierung hier)

ENDGÜLTIGE ANTWORT

5.97655172413793 ≈ 5.976552 Pikofarad <-- Zellkapazität

(Berechnung in 00.004 sekunden abgeschlossen)

Du bist da -

Zuhause » Maschinenbau » Elektronik » CMOS-Design und Anwendungen » Array-Datenpfad-Subsystem » Zellkapazität

Credits

Erstellt von Shobhit Dimri

Bipin Tripathi Kumaon Institut für Technologie (BTKIT), Dwarahat

Shobhit Dimri hat diesen Rechner und 900+ weitere Rechner erstellt!

Geprüft von Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod hat diesen Rechner und 1900+ weitere Rechner verifiziert!

< Array-Datenpfad-Subsystem Taschenrechner

'XOR'-Verzögerung

Gehen XOR-Verzögerung = Ripple-Zeit-(Ausbreitungsverzögerung+(Gates auf kritischem Weg-1)*UND-ODER-Gate-Verzögerung)

Kritische Pfadverzögerung des Carry-Ripple-Addierers

Gehen Ripple-Zeit = Ausbreitungsverzögerung+(Gates auf kritischem Weg-1)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung

Erdkapazität

Gehen Erdkapazität = ((Angreiferspannung*Angrenzende Kapazität)/Opferspannung)-Angrenzende Kapazität

N-Bit Carry-Skip-Addierer

Gehen N-Bit-Carry-Skip-Addierer = N-Eingang UND Tor*K-Eingang UND Tor

Mehr sehen >>

Zellkapazität Formel

Zellkapazität = (Bitkapazität*2*Spannungsschwankung auf Bitline)/(Positive Spannung-(Spannungsschwankung auf Bitline*2))
C_cell = (C_bit*2*ΔV)/(V_dd-(ΔV*2))

Wie variieren verschiedene Kapazitäten in dynamischem RAM oder DRAM?

Der DRAM-Kondensator Ccell muss physikalisch so klein wie möglich sein, um eine gute Dichte zu erreichen. Die Bitleitung ist jedoch mit vielen DRAM-Zellen kontaktiert und hat eine relativ große Kapazität Cbit. Daher ist die Zellenkapazität typischerweise viel kleiner als die Bitleitungskapazität. eine große Zellenkapazität ist wichtig, um einen angemessenen Spannungshub bereitzustellen. Es ist auch notwendig, den Inhalt der Zelle für eine akzeptable lange Zeit beizubehalten und weiche Fehler zu minimieren.

Zuhause

FREI PDFs

🔍 Suche

Kategorien

Let Others Know

✖

Facebook

Twitter

Copied!