DIBL-coëfficiënt Rekenmachine

↳

Elektronica

Chemische technologie

Civiel

Elektrisch

Elektronica en instrumentatie

Materiaal kunde

Mechanisch

Productie Engineering

⤿

VLSI-materiaaloptimalisatie

Analoog VLSI-ontwerp

✖Drempelspanning dibl wordt gedefinieerd als de minimale spanning die vereist is door de bronovergang van het lichaamspotentiaal, wanneer de bron zich op het lichaamspotentiaal bevindt.ⓘ Drempelspanning DIBL [V_t0]			+10% -10%
✖De drempelspanning van de transistor is de minimale poort-naar-bronspanning die nodig is om een geleidend pad tussen de source- en drain-terminals te creëren.ⓘ Drempelspanning [V_t]			+10% -10%
✖Afvoer naar bron Potentieel is het potentieel tussen afvoer en bron.ⓘ Afvoer naar bronpotentieel [V_ds]			+10% -10%

✖De DIBL-coëfficiënt in een cmos-apparaat wordt doorgaans weergegeven in de orde van 0,1.ⓘ DIBL-coëfficiënt [η]

⎘ Kopiëren

👎

Formule

✖

DIBL-coëfficiënt

Formule

`"η" = ("V"_{"t0"}-"V"_{"t"})/"V"_{"ds"}`

Voorbeeld

`"0.2"=("0.59V"-"0.3V")/"1.45V"`

Rekenmachine

LaTeX

Reset

👍

Downloaden Elektronica Formule Pdf PDF Image

DIBL-coëfficiënt Oplossing

STAP 0: Samenvatting voorberekening

Formule gebruikt

DIBL-coëfficiënt = (Drempelspanning DIBL-Drempelspanning)/Afvoer naar bronpotentieel
η = (V_t0-V_t)/V_ds
Deze formule gebruikt 4 Variabelen

Variabelen gebruikt

DIBL-coëfficiënt - De DIBL-coëfficiënt in een cmos-apparaat wordt doorgaans weergegeven in de orde van 0,1.
Drempelspanning DIBL - (Gemeten in Volt) - Drempelspanning dibl wordt gedefinieerd als de minimale spanning die vereist is door de bronovergang van het lichaamspotentiaal, wanneer de bron zich op het lichaamspotentiaal bevindt.
Drempelspanning - (Gemeten in Volt) - De drempelspanning van de transistor is de minimale poort-naar-bronspanning die nodig is om een geleidend pad tussen de source- en drain-terminals te creëren.
Afvoer naar bronpotentieel - (Gemeten in Volt) - Afvoer naar bron Potentieel is het potentieel tussen afvoer en bron.

STAP 1: converteer ingang (en) naar basiseenheid

Drempelspanning DIBL: 0.59 Volt --> 0.59 Volt Geen conversie vereist
Drempelspanning: 0.3 Volt --> 0.3 Volt Geen conversie vereist
Afvoer naar bronpotentieel: 1.45 Volt --> 1.45 Volt Geen conversie vereist

STAP 2: Evalueer de formule

Invoerwaarden in formule vervangen

η = (V_t0-V_t)/V_ds --> (0.59-0.3)/1.45

Evalueren ... ...

η = 0.2

STAP 3: converteer het resultaat naar de eenheid van de uitvoer

0.2 --> Geen conversie vereist

DEFINITIEVE ANTWOORD

0.2 <-- DIBL-coëfficiënt

(Berekening voltooid in 00.004 seconden)

Je bevindt je hier -

Huis » Engineering » Elektronica » VLSI-fabricage » VLSI-materiaaloptimalisatie » DIBL-coëfficiënt

Credits

Gemaakt door Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri heeft deze rekenmachine gemaakt en nog 900+ meer rekenmachines!

Geverifieërd door Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod heeft deze rekenmachine geverifieerd en nog 1900+ rekenmachines!

< 25 VLSI-materiaaloptimalisatie Rekenmachines

Bulkuitputtingsregio Ladingsdichtheid VLSI

Gaan Ladingsdichtheid van het bulkuitputtingsgebied = -(1-((Laterale omvang van het uitputtingsgebied met bron+Laterale omvang van het uitputtingsgebied met afvoer)/(2*Kanaallengte)))*sqrt(2*[Charge-e]*[Permitivity-silicon]*[Permitivity-vacuum]*Acceptorconcentratie*abs(2*Oppervlaktepotentieel))

Lichaamseffectcoëfficiënt

Gaan Lichaamseffectcoëfficiënt = modulus((Drempelspanning-Drempelspanning DIBL)/(sqrt(Oppervlaktepotentieel+(Bron Lichaamspotentieelverschil))-sqrt(Oppervlaktepotentieel)))

Verbinding Ingebouwde spanning VLSI

Gaan Junction Ingebouwde spanning = ([BoltZ]*Temperatuur/[Charge-e])*ln(Acceptorconcentratie*Donorconcentratie/(Intrinsieke concentratie)^2)

PN-verbindingsdepletiediepte met bron VLSI

Gaan Pn-verbindingsdepletiediepte met bron = sqrt((2*[Permitivity-silicon]*[Permitivity-vacuum]*Junction Ingebouwde spanning)/([Charge-e]*Acceptorconcentratie))

Totale bronparasitaire capaciteit

Gaan Bron Parasitaire capaciteit = (Capaciteit tussen kruising van lichaam en bron*Gebied van bronverspreiding)+(Capaciteit tussen verbinding van lichaam en zijwand*Zijwandomtrek van brondiffusie)

Korte kanaalverzadigingsstroom VLSI

Gaan Korte kanaalverzadigingsstroom = Kanaalbreedte*Verzadiging Elektronendriftsnelheid*Oxidecapaciteit per oppervlakte-eenheid*Verzadigingsafvoer Bronspanning

Junction Current

Gaan Verbindingsstroom = (Statische kracht/Basiscollectorspanning)-(Subdrempelstroom+Betwisting actueel+Poortstroom)

Oppervlakte Potentieel

Gaan Oppervlaktepotentieel = 2*Bron Lichaamspotentieelverschil*ln(Acceptorconcentratie/Intrinsieke concentratie)

DIBL-coëfficiënt

Gaan DIBL-coëfficiënt = (Drempelspanning DIBL-Drempelspanning)/Afvoer naar bronpotentieel

Drempelspanning wanneer de bron zich op het lichaamspotentieel bevindt

Gaan Drempelspanning DIBL = DIBL-coëfficiënt*Afvoer naar bronpotentieel+Drempelspanning

Subdrempel Helling

Gaan Helling onder de drempel = Bron Lichaamspotentieelverschil*DIBL-coëfficiënt*ln(10)

Poortlengte met behulp van Gate Oxide-capaciteit

Gaan Poortlengte = Poortcapaciteit/(Capaciteit van Gate Oxide Layer*Poortbreedte)

Gate-oxidecapaciteit

Gaan Capaciteit van Gate Oxide Layer = Poortcapaciteit/(Poortbreedte*Poortlengte)

Poortcapaciteit

Gaan Poortcapaciteit = Kanaalkosten/(Poort naar kanaalspanning-Drempelspanning)

Drempelspanning

Gaan Drempelspanning = Poort naar kanaalspanning-(Kanaalkosten/Poortcapaciteit)

Kanaallading

Gaan Kanaalkosten = Poortcapaciteit*(Poort naar kanaalspanning-Drempelspanning)

Oxidecapaciteit na volledige schaling VLSI

Gaan Oxidecapaciteit na volledige schaling = Oxidecapaciteit per oppervlakte-eenheid*Schaalfactor

Kritieke spanning

Gaan Kritische spanning = Kritisch elektrisch veld*Elektrisch veld over de kanaallengte

Verbindingsdiepte na volledige schaling VLSI

Gaan Verbindingsdiepte na volledige schaling = Verbindingsdiepte/Schaalfactor

Intrinsieke poortcapaciteit

Gaan MOS-poortoverlappingscapaciteit = MOS-poortcapaciteit*Overgangsbreedte

Gate-oxidedikte na volledige schaling VLSI

Gaan Gate-oxidedikte na volledige schaling = Poortoxidedikte/Schaalfactor

Kanaalbreedte na volledige schaling VLSI

Gaan Kanaalbreedte na volledige schaling = Kanaalbreedte/Schaalfactor

Kanaallengte na volledige schaling VLSI

Gaan Kanaallengte na volledige schaling = Kanaallengte/Schaalfactor

Mobiliteit in Mosfet

Gaan Mobiliteit in MOSFET = K Prime/Capaciteit van Gate Oxide Layer

K-Prime

Gaan K Prime = Mobiliteit in MOSFET*Capaciteit van Gate Oxide Layer

DIBL-coëfficiënt Formule

DIBL-coëfficiënt = (Drempelspanning DIBL-Drempelspanning)/Afvoer naar bronpotentieel
η = (V_t0-V_t)/V_ds

Wat is de betekenis van Drain-geïnduceerde barrièreverlaging (DIBL)?

De afvoerspanning Vds creëert een elektrisch veld dat de drempelspanning beïnvloedt. Dit drain-geïnduceerde barrière-verlagende (DIBL) effect is vooral uitgesproken in korte-kanaaltransistoren. Door drain-geïnduceerde barrièreverlaging zorgt ervoor dat Ids toenemen met Vds in verzadiging, op vrijwel dezelfde manier als kanaallengtemodulatie. Dit effect kan worden samengevat in een kleinere vroege spanning VA. Nogmaals, dit is een vloek voor analoog ontwerp, maar onbeduidend voor de meeste digitale circuits. Belangrijker is dat DIBL de lekkage onder de drempel verhoogt bij hoge Vds.

Huis

VRIJ PDF's

🔍 Zoeken

Categorieën

Let Others Know

✖

Facebook

Twitter

Copied!