Kritische Verzögerung bei Gates Lösung

SCHRITT 0: Zusammenfassung vor der Berechnung
Gebrauchte Formel
Kritische Verzögerung bei Gates = Ausbreitungsverzögerung+(N-Eingang UND Tor+(K-Eingang UND Tor-2))*UND-ODER-Gate-Verzögerung+Multiplexer-Verzögerung
Tgd = tpg+(n+(K-2))*Tao+tmux
Diese formel verwendet 6 Variablen
Verwendete Variablen
Kritische Verzögerung bei Gates - (Gemessen in Zweite) - Kritische Verzögerung bei Gattern bezieht sich auf die maximale Verzögerung, die in einem Gatter oder einer Kombination von Gattern innerhalb einer Schaltung auftreten kann.
Ausbreitungsverzögerung - (Gemessen in Zweite) - Die Ausbreitungsverzögerung bezieht sich typischerweise auf die Anstiegszeit oder Abfallzeit in Logikgattern. Dies ist die Zeit, die ein Logikgatter benötigt, um seinen Ausgangszustand basierend auf einer Änderung des Eingangszustands zu ändern.
N-Eingang UND Tor - Das UND-Gatter mit N Eingängen ist definiert als die Anzahl der Eingänge im UND-Logikgatter für den gewünschten Ausgang.
K-Eingang UND Tor - Das UND-Gatter mit K-Eingang ist als der k-te Eingang im UND-Gatter unter den logischen Gattern definiert.
UND-ODER-Gate-Verzögerung - (Gemessen in Zweite) - Die Verzögerung des UND-ODER-Gatters in der grauen Zelle ist definiert als die Verzögerung der Rechenzeit im UND/ODER-Gatter, wenn die Logik durch dieses hindurchgeleitet wird.
Multiplexer-Verzögerung - (Gemessen in Zweite) - Multiplexer-Verzögerung ist die Ausbreitungsverzögerung des Multiplexers. Es weist eine minimale Anzahl von PMOS und NMOS, eine minimale Verzögerung und eine minimale Verlustleistung auf.
SCHRITT 1: Konvertieren Sie die Eingänge in die Basiseinheit
Ausbreitungsverzögerung: 8.01 Nanosekunde --> 8.01E-09 Zweite (Überprüfen sie die konvertierung ​hier)
N-Eingang UND Tor: 2 --> Keine Konvertierung erforderlich
K-Eingang UND Tor: 7 --> Keine Konvertierung erforderlich
UND-ODER-Gate-Verzögerung: 2.05 Nanosekunde --> 2.05E-09 Zweite (Überprüfen sie die konvertierung ​hier)
Multiplexer-Verzögerung: 3.45 Nanosekunde --> 3.45E-09 Zweite (Überprüfen sie die konvertierung ​hier)
SCHRITT 2: Formel auswerten
Eingabewerte in Formel ersetzen
Tgd = tpg+(n+(K-2))*Tao+tmux --> 8.01E-09+(2+(7-2))*2.05E-09+3.45E-09
Auswerten ... ...
Tgd = 2.581E-08
SCHRITT 3: Konvertieren Sie das Ergebnis in die Ausgabeeinheit
2.581E-08 Zweite -->25.81 Nanosekunde (Überprüfen sie die konvertierung ​hier)
ENDGÜLTIGE ANTWORT
25.81 Nanosekunde <-- Kritische Verzögerung bei Gates
(Berechnung in 00.004 sekunden abgeschlossen)

Credits

Creator Image
Erstellt von Shobhit Dimri
Bipin Tripathi Kumaon Institut für Technologie (BTKIT), Dwarahat
Shobhit Dimri hat diesen Rechner und 900+ weitere Rechner erstellt!
Verifier Image
Geprüft von Urvi Rathod
Vishwakarma Government Engineering College (VGEC), Ahmedabad
Urvi Rathod hat diesen Rechner und 1900+ weitere Rechner verifiziert!

19 Array-Datenpfad-Subsystem Taschenrechner

Verzögerung des Carry-Looker-Addierers
​ Gehen Verzögerung des Carry-Looker-Addierers = Ausbreitungsverzögerung+Gruppenausbreitungsverzögerung+((N-Eingang UND Tor-1)+(K-Eingang UND Tor-1))*UND-ODER-Gate-Verzögerung+XOR-Verzögerung
Multiplexer-Verzögerung
​ Gehen Multiplexer-Verzögerung = (Carry-Skip-Addiererverzögerung-(Ausbreitungsverzögerung+(2*(N-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung)-XOR-Verzögerung))/(K-Eingang UND Tor-1)
Carry-Skip Adder Delay
​ Gehen Carry-Skip-Addiererverzögerung = Ausbreitungsverzögerung+2*(N-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung+(K-Eingang UND Tor-1)*Multiplexer-Verzögerung+XOR-Verzögerung
Carry-Increamentor Adder Delay
​ Gehen Übertrags-Inkrementator-Addierer-Verzögerung = Ausbreitungsverzögerung+Gruppenausbreitungsverzögerung+(K-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung
Kritische Verzögerung bei Gates
​ Gehen Kritische Verzögerung bei Gates = Ausbreitungsverzögerung+(N-Eingang UND Tor+(K-Eingang UND Tor-2))*UND-ODER-Gate-Verzögerung+Multiplexer-Verzögerung
Verzögerung der Gruppenausbreitung
​ Gehen Ausbreitungsverzögerung = Verzögerung des Baumaddierers-(log2(Absolute Frequenz)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung)
Verzögerung der Baumaddierer
​ Gehen Verzögerung des Baumaddierers = Ausbreitungsverzögerung+log2(Absolute Frequenz)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung
Zellkapazität
​ Gehen Zellkapazität = (Bitkapazität*2*Spannungsschwankung auf Bitline)/(Positive Spannung-(Spannungsschwankung auf Bitline*2))
'XOR'-Verzögerung
​ Gehen XOR-Verzögerung = Ripple-Zeit-(Ausbreitungsverzögerung+(Gates auf kritischem Weg-1)*UND-ODER-Gate-Verzögerung)
Kritische Pfadverzögerung des Carry-Ripple-Addierers
​ Gehen Ripple-Zeit = Ausbreitungsverzögerung+(Gates auf kritischem Weg-1)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung
Bitkapazität
​ Gehen Bitkapazität = ((Positive Spannung*Zellkapazität)/(2*Spannungsschwankung auf Bitline))-Zellkapazität
Spannungsschwankung an der Bitleitung
​ Gehen Spannungsschwankung auf Bitline = (Positive Spannung/2)*Zellkapazität/(Zellkapazität+Bitkapazität)
Erdkapazität
​ Gehen Erdkapazität = ((Angreiferspannung*Angrenzende Kapazität)/Opferspannung)-Angrenzende Kapazität
Speicherbereich mit N Bits
​ Gehen Bereich der Gedächtniszelle = (Bereich einer Ein-Bit-Speicherzelle*Absolute Frequenz)/Array-Effizienz
Bereich der Speicherzelle
​ Gehen Bereich einer Ein-Bit-Speicherzelle = (Array-Effizienz*Bereich der Gedächtniszelle)/Absolute Frequenz
Array-Effizienz
​ Gehen Array-Effizienz = (Bereich einer Ein-Bit-Speicherzelle*Absolute Frequenz)/Bereich der Gedächtniszelle
N-Bit Carry-Skip-Addierer
​ Gehen N-Bit-Carry-Skip-Addierer = N-Eingang UND Tor*K-Eingang UND Tor
K-Eingang 'Und' Gatter
​ Gehen K-Eingang UND Tor = N-Bit-Carry-Skip-Addierer/N-Eingang UND Tor
N-Eingang 'Und' Gatter
​ Gehen N-Eingang UND Tor = N-Bit-Carry-Skip-Addierer/K-Eingang UND Tor

Kritische Verzögerung bei Gates Formel

Kritische Verzögerung bei Gates = Ausbreitungsverzögerung+(N-Eingang UND Tor+(K-Eingang UND Tor-2))*UND-ODER-Gate-Verzögerung+Multiplexer-Verzögerung
Tgd = tpg+(n+(K-2))*Tao+tmux

Was können Sie über den Carry-Inkrement-Addierer sagen?

Die beiden n-Bit-Addierer sind insofern redundant, als beide die anfängliche PG-Logik und die endgültige Summen-XOR-Verknüpfung enthalten, wodurch die Größe durch Ausklammern der gemeinsamen Logik reduziert und der Multiplexer auf eine graue Zelle vereinfacht wird. Dies wird als Übertragsinkrement-Addierer bezeichnet. Es verwendet eine kurze Welligkeitskette aus schwarzen Zellen, um die PG-Signale für Bits innerhalb einer Gruppe zu berechnen.

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!