कॅस्केड इन्व्हर्टर CMOS ची लोड कॅपेसिटन्स कॅल्क्युलेटर

✖CMOS मधील PMOS च्या गेट ड्रेन कॅपेसिटन्सची व्याख्या MOSFET च्या गेट आणि ड्रेन टर्मिनल्समधील कॅपेसिटन्स म्हणून केली जाते.ⓘ PMOS ची गेट ड्रेन कॅपेसिटन्स [C_gd,p]			+10% -10%
✖CMOS मधील NMOS च्या गेट ड्रेन कॅपेसिटन्सची व्याख्या MOSFET च्या गेट आणि ड्रेन टर्मिनल्समधील कॅपेसिटन्स म्हणून केली जाते.ⓘ NMOS च्या गेट ड्रेन कॅपेसिटन्स [C_gd,n]			+10% -10%
✖CMOS मधील PMOS च्या ड्रेन बल्क कॅपॅसिटन्सची व्याख्या MOSFET च्या ड्रेन आणि बल्क टर्मिनल्समधील कॅपेसिटन्स म्हणून केली जाते.ⓘ पीएमओएसची मोठ्या प्रमाणात क्षमता काढून टाका [C_db,p]			+10% -10%
✖CMOS मधील NMOS ची ड्रेन बल्क कॅपेसिटन्स MOSFET च्या ड्रेन आणि बल्क टर्मिनल्समधील कॅपेसिटन्स म्हणून परिभाषित केली आहे.ⓘ NMOS ची मोठ्या प्रमाणात क्षमता काढून टाका [C_db,n]			+10% -10%
✖इन्व्हर्टर CMOS ची अंतर्गत क्षमता इन्व्हर्टरची अंतर्गत क्षमता म्हणून परिभाषित केली जाते.ⓘ अंतर्गत क्षमता [C_in]			+10% -10%
✖इन्व्हर्टर CMOS चे गेट कॅपेसिटन्स हे गेट एरियावरील पातळ-ऑक्साइड कॅपेसिटन्समुळे आहे.ⓘ गेट कॅपेसिटन्स [C_g]			+10% -10%

✖इन्व्हर्टर CMOS ची लोड कॅपेसिटन्स समतुल्य लम्पेड रेखीय कॅपेसिटन्समध्ये एकत्रित कॅपेसिटन्स म्हणून परिभाषित केली जाते.ⓘ कॅस्केड इन्व्हर्टर CMOS ची लोड कॅपेसिटन्स [C_load]

⎘ कॉपी

👎

सुत्र

✖

कॅस्केड इन्व्हर्टर CMOS ची लोड कॅपेसिटन्स

सुत्र

`"C"_{"load"} = "C"_{"gd,p"}+"C"_{"gd,n"}+"C"_{"db,p"}+"C"_{"db,n"}+"C"_{"in"}+"C"_{"g"}`

उदाहरण

`"0.85fF"="0.15fF"+"0.1fF"+"0.25fF"+"0.2fF"+"0.05fF"+"0.1fF"`

कॅल्क्युलेटर

LaTeX

रीसेट करा

👍

डाउनलोड करा CMOS डिझाइन आणि अनुप्रयोग सुत्र PDF PDF Image

कॅस्केड इन्व्हर्टर CMOS ची लोड कॅपेसिटन्स उपाय

चरण 0: पूर्व-गणन सारांश

फॉर्म्युला वापरले जाते

लोड कॅपेसिटन्स = PMOS ची गेट ड्रेन कॅपेसिटन्स+NMOS च्या गेट ड्रेन कॅपेसिटन्स+पीएमओएसची मोठ्या प्रमाणात क्षमता काढून टाका+NMOS ची मोठ्या प्रमाणात क्षमता काढून टाका+अंतर्गत क्षमता+गेट कॅपेसिटन्स
C_load = C_gd,p+C_gd,n+C_db,p+C_db,n+C_in+C_g
हे सूत्र 7 व्हेरिएबल्स वापरते

व्हेरिएबल्स वापरलेले

लोड कॅपेसिटन्स - (मध्ये मोजली फॅरड) - इन्व्हर्टर CMOS ची लोड कॅपेसिटन्स समतुल्य लम्पेड रेखीय कॅपेसिटन्समध्ये एकत्रित कॅपेसिटन्स म्हणून परिभाषित केली जाते.
PMOS ची गेट ड्रेन कॅपेसिटन्स - (मध्ये मोजली फॅरड) - CMOS मधील PMOS च्या गेट ड्रेन कॅपेसिटन्सची व्याख्या MOSFET च्या गेट आणि ड्रेन टर्मिनल्समधील कॅपेसिटन्स म्हणून केली जाते.
NMOS च्या गेट ड्रेन कॅपेसिटन्स - (मध्ये मोजली फॅरड) - CMOS मधील NMOS च्या गेट ड्रेन कॅपेसिटन्सची व्याख्या MOSFET च्या गेट आणि ड्रेन टर्मिनल्समधील कॅपेसिटन्स म्हणून केली जाते.
पीएमओएसची मोठ्या प्रमाणात क्षमता काढून टाका - (मध्ये मोजली फॅरड) - CMOS मधील PMOS च्या ड्रेन बल्क कॅपॅसिटन्सची व्याख्या MOSFET च्या ड्रेन आणि बल्क टर्मिनल्समधील कॅपेसिटन्स म्हणून केली जाते.
NMOS ची मोठ्या प्रमाणात क्षमता काढून टाका - (मध्ये मोजली फॅरड) - CMOS मधील NMOS ची ड्रेन बल्क कॅपेसिटन्स MOSFET च्या ड्रेन आणि बल्क टर्मिनल्समधील कॅपेसिटन्स म्हणून परिभाषित केली आहे.
अंतर्गत क्षमता - (मध्ये मोजली फॅरड) - इन्व्हर्टर CMOS ची अंतर्गत क्षमता इन्व्हर्टरची अंतर्गत क्षमता म्हणून परिभाषित केली जाते.
गेट कॅपेसिटन्स - (मध्ये मोजली फॅरड) - इन्व्हर्टर CMOS चे गेट कॅपेसिटन्स हे गेट एरियावरील पातळ-ऑक्साइड कॅपेसिटन्समुळे आहे.

चरण 1: इनपुट ला बेस युनिटमध्ये रूपांतरित करा

PMOS ची गेट ड्रेन कॅपेसिटन्स: 0.15 फेमटोफॅरड --> 1.5E-16 फॅरड (रूपांतरण तपासा येथे)
NMOS च्या गेट ड्रेन कॅपेसिटन्स: 0.1 फेमटोफॅरड --> 1E-16 फॅरड (रूपांतरण तपासा येथे)
पीएमओएसची मोठ्या प्रमाणात क्षमता काढून टाका: 0.25 फेमटोफॅरड --> 2.5E-16 फॅरड (रूपांतरण तपासा येथे)
NMOS ची मोठ्या प्रमाणात क्षमता काढून टाका: 0.2 फेमटोफॅरड --> 2E-16 फॅरड (रूपांतरण तपासा येथे)
अंतर्गत क्षमता: 0.05 फेमटोफॅरड --> 5E-17 फॅरड (रूपांतरण तपासा येथे)
गेट कॅपेसिटन्स: 0.1 फेमटोफॅरड --> 1E-16 फॅरड (रूपांतरण तपासा येथे)

चरण 2: फॉर्म्युलाचे मूल्यांकन करा

फॉर्म्युलामध्ये इनपुट व्हॅल्यूजची स्थापना करणे

C_load = C_gd,p+C_gd,n+C_db,p+C_db,n+C_in+C_g --> 1.5E-16+1E-16+2.5E-16+2E-16+5E-17+1E-16

मूल्यांकन करत आहे ... ...

C_load = 8.5E-16

चरण 3: निकाल आउटपुटच्या युनिटमध्ये रूपांतरित करा

8.5E-16 फॅरड -->0.85 फेमटोफॅरड (रूपांतरण तपासा येथे)

अंतिम उत्तर

0.85 फेमटोफॅरड <-- लोड कॅपेसिटन्स

(गणना 00.020 सेकंदात पूर्ण झाली)

आपण येथे आहात -

होम » अभियांत्रिकी » इलेक्ट्रॉनिक्स » CMOS डिझाइन आणि अनुप्रयोग » CMOS इन्व्हर्टर » कॅस्केड इन्व्हर्टर CMOS ची लोड कॅपेसिटन्स

जमा

ने निर्मित प्रियांका पटेल

लालभाई दलपतभाई कॉलेज ऑफ इंजिनीअरिंग (LDCE), अहमदाबाद

प्रियांका पटेल यांनी हे कॅल्क्युलेटर आणि 25+ अधिक कॅल्क्युलेटर तयार केले आहेत!

द्वारे सत्यापित परमिंदर सिंग

चंदीगड विद्यापीठ (CU), पंजाब

परमिंदर सिंग यानी हे कॅल्क्युलेटर आणि 500+ अधिक कॅल्क्युलेटर सत्यापित केले आहेत।

< 17 CMOS इन्व्हर्टर कॅल्क्युलेटर

कमी ते उच्च आउटपुट संक्रमण CMOS साठी प्रसार विलंब

जा आउटपुटच्या निम्न ते उच्च संक्रमणासाठी वेळ = (लोड कॅपेसिटन्स/(पीएमओएसचे ट्रान्सकंडक्टन्स*(पुरवठा व्होल्टेज-abs(बॉडी बायससह पीएमओएसचा थ्रेशोल्ड व्होल्टेज))))*(((2*abs(बॉडी बायससह पीएमओएसचा थ्रेशोल्ड व्होल्टेज))/(पुरवठा व्होल्टेज-abs(बॉडी बायससह पीएमओएसचा थ्रेशोल्ड व्होल्टेज)))+ln((4*(पुरवठा व्होल्टेज-abs(बॉडी बायससह पीएमओएसचा थ्रेशोल्ड व्होल्टेज))/पुरवठा व्होल्टेज)-1))

उच्च ते निम्न आउटपुट संक्रमण CMOS साठी प्रसार विलंब

जा आउटपुटच्या उच्च ते निम्न संक्रमणासाठी वेळ = (लोड कॅपेसिटन्स/(NMOS चे ट्रान्सकंडक्टन्स*(पुरवठा व्होल्टेज-बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज)))*((2*बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज/(पुरवठा व्होल्टेज-बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज))+ln((4*(पुरवठा व्होल्टेज-बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज)/पुरवठा व्होल्टेज)-1))

प्रतिरोधक लोड किमान आउटपुट व्होल्टेज CMOS

जा प्रतिरोधक लोड किमान आउटपुट व्होल्टेज = पुरवठा व्होल्टेज-शून्य बायस थ्रेशोल्ड व्होल्टेज+(1/(NMOS चे ट्रान्सकंडक्टन्स*लोड प्रतिकार))-sqrt((पुरवठा व्होल्टेज-शून्य बायस थ्रेशोल्ड व्होल्टेज+(1/(NMOS चे ट्रान्सकंडक्टन्स*लोड प्रतिकार)))^2-(2*पुरवठा व्होल्टेज/(NMOS चे ट्रान्सकंडक्टन्स*लोड प्रतिकार)))

थ्रेशोल्ड व्होल्टेज CMOS

जा थ्रेशोल्ड व्होल्टेज = (शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज+sqrt(1/ट्रान्सकंडक्टन्स रेशो)*(पुरवठा व्होल्टेज+(शरीराच्या पूर्वाग्रहाशिवाय पीएमओएसचा थ्रेशोल्ड व्होल्टेज)))/(1+sqrt(1/ट्रान्सकंडक्टन्स रेशो))

कमाल इनपुट व्होल्टेज CMOS

जा कमाल इनपुट व्होल्टेज CMOS = (2*कमाल इनपुटसाठी आउटपुट व्होल्टेज+(शरीराच्या पूर्वाग्रहाशिवाय पीएमओएसचा थ्रेशोल्ड व्होल्टेज)-पुरवठा व्होल्टेज+ट्रान्सकंडक्टन्स रेशो*शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज)/(1+ट्रान्सकंडक्टन्स रेशो)

किमान इनपुट व्होल्टेज CMOS

जा किमान इनपुट व्होल्टेज = (पुरवठा व्होल्टेज+(शरीराच्या पूर्वाग्रहाशिवाय पीएमओएसचा थ्रेशोल्ड व्होल्टेज)+ट्रान्सकंडक्टन्स रेशो*(2*आउटपुट व्होल्टेज+शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज))/(1+ट्रान्सकंडक्टन्स रेशो)

प्रतिरोधक लोड किमान इनपुट व्होल्टेज CMOS

जा प्रतिरोधक लोड किमान इनपुट व्होल्टेज = शून्य बायस थ्रेशोल्ड व्होल्टेज+sqrt((8*पुरवठा व्होल्टेज)/(3*NMOS चे ट्रान्सकंडक्टन्स*लोड प्रतिकार))-(1/(NMOS चे ट्रान्सकंडक्टन्स*लोड प्रतिकार))

कॅस्केड इन्व्हर्टर CMOS ची लोड कॅपेसिटन्स

जा लोड कॅपेसिटन्स = PMOS ची गेट ड्रेन कॅपेसिटन्स+NMOS च्या गेट ड्रेन कॅपेसिटन्स+पीएमओएसची मोठ्या प्रमाणात क्षमता काढून टाका+NMOS ची मोठ्या प्रमाणात क्षमता काढून टाका+अंतर्गत क्षमता+गेट कॅपेसिटन्स

वीज पुरवठ्याद्वारे ऊर्जा वितरित केली जाते

जा वीज पुरवठ्याद्वारे ऊर्जा वितरित केली जाते = int(पुरवठा व्होल्टेज*तात्काळ निचरा करंट*x,x,0,कॅपेसिटरचे चार्जिंग इंटरव्हल)

प्रतिरोधक लोड कमाल इनपुट व्होल्टेज CMOS

जा प्रतिरोधक लोड कमाल इनपुट व्होल्टेज CMOS = शून्य बायस थ्रेशोल्ड व्होल्टेज+(1/(NMOS चे ट्रान्सकंडक्टन्स*लोड प्रतिकार))

सरासरी प्रसार विलंब CMOS

जा सरासरी प्रसार विलंब = (आउटपुटच्या उच्च ते निम्न संक्रमणासाठी वेळ+आउटपुटच्या निम्न ते उच्च संक्रमणासाठी वेळ)/2

सिमेट्रिक CMOS साठी किमान इनपुट व्होल्टेज

जा किमान इनपुट व्होल्टेज = (5*पुरवठा व्होल्टेज-2*शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज)/8

सिमेट्रिक CMOS साठी कमाल इनपुट व्होल्टेज

जा कमाल इनपुट व्होल्टेज = (3*पुरवठा व्होल्टेज+2*शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज)/8

सरासरी पॉवर डिसिपेशन CMOS

जा सरासरी पॉवर अपव्यय = लोड कॅपेसिटन्स*(पुरवठा व्होल्टेज)^2*वारंवारता