CMOS में प्रभावी क्षमता कैलकुलेटर

CMOS में प्रभावी क्षमता को सीएमओएस फॉर्मूले में प्रभावी कैपेसिटेंस को एक संवाहक पर संग्रहीत विद्युत आवेश की मात्रा के अनुपात के रूप में परिभाषित किया गया है जो विद्युत क्षमता में अंतर है। Effective Capacitance in CMOS = साइकिल शुल्क*(ऑफ करंट*(10^(बेस कलेक्टर वोल्टेज)))/(क्रिटिकल पाथ पर गेट्स*[BoltZ]*बेस कलेक्टर वोल्टेज) C_eff = D*(i_off*(10^(V_bc)))/(N_g*[BoltZ]*V_bc) के रूप में परिभाषित किया गया है। CMOS में प्रभावी क्षमता की गणना करने के लिए, आपको साइकिल शुल्क (D), ऑफ करंट (i_off), बेस कलेक्टर वोल्टेज (V_bc) & क्रिटिकल पाथ पर गेट्स (N_g) की आवश्यकता है। हमारे टूल के द्वारा, आपको कर्तव्य चक्र या शक्ति चक्र एक अवधि का वह अंश है जिसमें कोई सिग्नल या सिस्टम सक्रिय होता है।, स्विच का ऑफ करंट वास्तविकता में एक गैर-मौजूद मूल्य है। वास्तविक स्विचों में आम तौर पर बहुत कम ऑफ करंट होता है जिसे कभी-कभी लीकेज करंट भी कहा जाता है।, ट्रांजिस्टर बायसिंग में बेस कलेक्टर वोल्टेज एक महत्वपूर्ण पैरामीटर है। यह ट्रांजिस्टर के सक्रिय अवस्था में होने पर उसके आधार और कलेक्टर टर्मिनलों के बीच वोल्टेज अंतर को संदर्भित करता है। & क्रिटिकल पाथ पर गेट्स को सीएमओएस में एक चक्र समय के दौरान आवश्यक लॉजिक गेट की कुल संख्या के रूप में परिभाषित किया गया है। के लिए संबंधित मान दर्ज करने और कैलकुलेट बटन को क्लिक करने की आवश्यकता है।