✖कॅरी-स्किप अॅडर विलंब करा आतापर्यंत विचारात घेतलेल्या सीपीएच्या गंभीर मार्गामध्ये अॅडरच्या प्रत्येक बिटसाठी एक गेट किंवा ट्रान्झिस्टर समाविष्ट आहे, जे मोठ्या अॅडर्ससाठी हळू असू शकते.ⓘ कॅरी-स्किप अॅडर विलंब [Tskip] | | | +10% -10% |
✖प्रसार विलंब सामान्यत: लॉजिक गेट्समध्ये उदय वेळ किंवा पडण्याच्या वेळेस संदर्भित करतो. इनपुट स्थितीतील बदलाच्या आधारे लॉजिक गेटला त्याची आउटपुट स्थिती बदलण्यासाठी हा वेळ लागतो.ⓘ प्रसार विलंब [tpg] | | | +10% -10% |
✖एन-इनपुट आणि गेट हे इष्ट आउटपुटसाठी AND लॉजिक गेटमधील इनपुटची संख्या म्हणून परिभाषित केले आहे.ⓘ एन-इनपुट आणि गेट [n] | | | +10% -10% |
✖राखाडी सेलमधील AND-OR गेट विलंब हे AND/OR गेटमधील संगणन वेळेतील विलंब म्हणून परिभाषित केले जाते जेव्‍हा लॉजिक पास केले जाते.ⓘ आणि-किंवा गेट विलंब [Tao] | | | +10% -10% |
✖XOR विलंब XOR गेटचा प्रसार विलंब आहे.ⓘ XOR विलंब [Txor] | | | +10% -10% |
✖के-इनपुट आणि गेट हे लॉजिकल गेट्समधील AND गेटमधील kth इनपुट म्हणून परिभाषित केले आहे.ⓘ के-इनपुट आणि गेट [K] | | | +10% -10% |