Steilheit unter der Schwelle Lösung

SCHRITT 0: Zusammenfassung vor der Berechnung
Gebrauchte Formel
Unterschwellenneigung = Potenzialdifferenz des Quellkörpers*DIBL-Koeffizient*ln(10)
S = Vsb*η*ln(10)
Diese formel verwendet 1 Funktionen, 3 Variablen
Verwendete Funktionen
ln - Натуральный логарифм, также известный как логарифм по основанию e, является обратной функцией натуральной показательной функции., ln(Number)
Verwendete Variablen
Unterschwellenneigung - Die Sub-Threshold-Steilheit ist ein Merkmal der Strom-Spannungs-Kennlinie eines MOSFET.
Potenzialdifferenz des Quellkörpers - (Gemessen in Volt) - Die Source-Body-Potentialdifferenz wird berechnet, wenn ein extern angelegtes Potential gleich der Summe des Spannungsabfalls über der Oxidschicht und des Spannungsabfalls über dem Halbleiter ist.
DIBL-Koeffizient - Der DIBL-Koeffizient in einem CMOS-Gerät liegt typischerweise in der Größenordnung von 0,1.
SCHRITT 1: Konvertieren Sie die Eingänge in die Basiseinheit
Potenzialdifferenz des Quellkörpers: 1.36 Volt --> 1.36 Volt Keine Konvertierung erforderlich
DIBL-Koeffizient: 0.2 --> Keine Konvertierung erforderlich
SCHRITT 2: Formel auswerten
Eingabewerte in Formel ersetzen
S = Vsb*η*ln(10) --> 1.36*0.2*ln(10)
Auswerten ... ...
S = 0.626303145294381
SCHRITT 3: Konvertieren Sie das Ergebnis in die Ausgabeeinheit
0.626303145294381 --> Keine Konvertierung erforderlich
ENDGÜLTIGE ANTWORT
0.626303145294381 0.626303 <-- Unterschwellenneigung
(Berechnung in 00.020 sekunden abgeschlossen)

Credits

Erstellt von Shobhit Dimri
Bipin Tripathi Kumaon Institut für Technologie (BTKIT), Dwarahat
Shobhit Dimri hat diesen Rechner und 900+ weitere Rechner erstellt!
Geprüft von Urvi Rathod
Vishwakarma Government Engineering College (VGEC), Ahmedabad
Urvi Rathod hat diesen Rechner und 1900+ weitere Rechner verifiziert!

25 VLSI-Materialoptimierung Taschenrechner

Ladungsdichte der Bulk-Depletion-Region (VLSI).
Gehen Ladungsdichte der Bulk-Depletion-Region = -(1-((Laterale Ausdehnung der Verarmungsregion mit Quelle+Laterale Ausdehnung der Verarmungsregion mit Abfluss)/(2*Kanallänge)))*sqrt(2*[Charge-e]*[Permitivity-silicon]*[Permitivity-vacuum]*Akzeptorkonzentration*abs(2*Oberflächenpotential))
Body-Effect-Koeffizient
Gehen Körpereffektkoeffizient = modulus((Grenzspannung-Schwellenspannung DIBL)/(sqrt(Oberflächenpotential+(Potenzialdifferenz des Quellkörpers))-sqrt(Oberflächenpotential)))
Anschluss integrierte Spannung VLSI
Gehen Eingebaute Anschlussspannung = ([BoltZ]*Temperatur/[Charge-e])*ln(Akzeptorkonzentration*Spenderkonzentration/(Intrinsische Konzentration)^2)
PN-Junction-Verarmungstiefe mit Quell-VLSI
Gehen Pn-Übergangsverarmungstiefe mit Quelle = sqrt((2*[Permitivity-silicon]*[Permitivity-vacuum]*Eingebaute Anschlussspannung)/([Charge-e]*Akzeptorkonzentration))
Parasitäre Gesamtkapazitätsquelle
Gehen Quelle Parasitäre Kapazität = (Kapazität zwischen der Verbindung von Körper und Quelle*Bereich der Quellendiffusion)+(Kapazität zwischen der Verbindung von Körper und Seitenwand*Seitenwandumfang der Quellendiffusion)
Verbindungsstrom
Gehen Kreuzungsstrom = (Statische Leistung/Basiskollektorspannung)-(Strom unterhalb des Schwellenwerts+Konflikt aktuell+Gate-Strom)
Kurzkanal-Sättigungsstrom VLSI
Gehen Kurzkanal-Sättigungsstrom = Kanalbreite*Sättigungselektronendriftgeschwindigkeit*Oxidkapazität pro Flächeneinheit*Sättigungs-Drain-Quellenspannung
Oberflächenpotential
Gehen Oberflächenpotential = 2*Potenzialdifferenz des Quellkörpers*ln(Akzeptorkonzentration/Intrinsische Konzentration)
Oxidkapazität nach vollständiger Skalierung von VLSI
Gehen Oxidkapazität nach vollständiger Skalierung = Oxidkapazität pro Flächeneinheit*Vergößerungsfaktor, Verkleinerungsfaktor
Schwellenspannung, wenn die Quelle auf Körperpotential liegt
Gehen Schwellenspannung DIBL = DIBL-Koeffizient*Drain-to-Source-Potenzial+Grenzspannung
Steilheit unter der Schwelle
Gehen Unterschwellenneigung = Potenzialdifferenz des Quellkörpers*DIBL-Koeffizient*ln(10)
DIBL-Koeffizient
Gehen DIBL-Koeffizient = (Schwellenspannung DIBL-Grenzspannung)/Drain-to-Source-Potenzial
Verbindungstiefe nach vollständiger Skalierung von VLSI
Gehen Verbindungstiefe nach vollständiger Skalierung = Verbindungstiefe/Vergößerungsfaktor, Verkleinerungsfaktor
Gate-Oxiddicke nach vollständiger Skalierung von VLSI
Gehen Gate-Oxiddicke nach vollständiger Skalierung = Gate-Oxiddicke/Vergößerungsfaktor, Verkleinerungsfaktor
Gate-Kapazität
Gehen Gate-Kapazität = Kanalgebühr/(Gate-zu-Kanal-Spannung-Grenzspannung)
Grenzspannung
Gehen Grenzspannung = Gate-zu-Kanal-Spannung-(Kanalgebühr/Gate-Kapazität)
Gate-Länge unter Verwendung der Gate-Oxid-Kapazität
Gehen Torlänge = Gate-Kapazität/(Kapazität der Gate-Oxidschicht*Torbreite)
Gate-Oxid-Kapazität
Gehen Kapazität der Gate-Oxidschicht = Gate-Kapazität/(Torbreite*Torlänge)
Kanalladung
Gehen Kanalgebühr = Gate-Kapazität*(Gate-zu-Kanal-Spannung-Grenzspannung)
Kanalbreite nach vollständiger Skalierung von VLSI
Gehen Kanalbreite nach vollständiger Skalierung = Kanalbreite/Vergößerungsfaktor, Verkleinerungsfaktor
Kanallänge nach vollständiger Skalierung VLSI
Gehen Kanallänge nach vollständiger Skalierung = Kanallänge/Vergößerungsfaktor, Verkleinerungsfaktor
Kritische Spannung
Gehen Kritische Spannung = Kritisches elektrisches Feld*Elektrisches Feld über die Kanallänge
Eigene Gate-Kapazität
Gehen MOS-Gate-Überlappungskapazität = MOS-Gate-Kapazität*Übergangsbreite
Mobilität in Mosfet
Gehen Mobilität im MOSFET = K Prime/Kapazität der Gate-Oxidschicht
K-Prime
Gehen K Prime = Mobilität im MOSFET*Kapazität der Gate-Oxidschicht

Steilheit unter der Schwelle Formel

Unterschwellenneigung = Potenzialdifferenz des Quellkörpers*DIBL-Koeffizient*ln(10)
S = Vsb*η*ln(10)

Was zeigt die unterschwellige Steigung an?

Die Steilheit unter dem Schwellwert gibt an, wie stark die Gate-Spannung abfallen muss, um den Leckstrom um eine Größenordnung zu verringern. Ein typischer Wert ist 100 mV/Dekade bei Raumtemperatur.

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!