सेल कॅपेसिटन्स उपाय

चरण 0: पूर्व-गणन सारांश
फॉर्म्युला वापरले जाते
सेल कॅपेसिटन्स = (बिट कॅपेसिटन्स*2*बिटलाइनवर व्होल्टेज स्विंग)/(सकारात्मक व्होल्टेज-(बिटलाइनवर व्होल्टेज स्विंग*2))
Ccell = (Cbit*2*ΔV)/(Vdd-(ΔV*2))
हे सूत्र 4 व्हेरिएबल्स वापरते
व्हेरिएबल्स वापरलेले
सेल कॅपेसिटन्स - (मध्ये मोजली फॅरड) - सेल कॅपेसिटन्स ही वैयक्तिक सेलची कॅपेसिटन्स आहे.
बिट कॅपेसिटन्स - (मध्ये मोजली फॅरड) - बिट कॅपेसिटन्स ही cmos vlsi मधील एक बिटची क्षमता आहे.
बिटलाइनवर व्होल्टेज स्विंग - (मध्ये मोजली व्होल्ट) - बिटलाइनवरील व्होल्टेज स्विंगची व्याख्या पूर्ण-स्विंग स्थानिक बिटलाइन एसआरएएम आर्किटेक्चर म्हणून केली जाते, जी कमी-व्होल्टेज ऑपरेशनसाठी 22-nm FinFET तंत्रज्ञानावर आधारित आहे.
सकारात्मक व्होल्टेज - (मध्ये मोजली व्होल्ट) - पॉझिटिव्ह व्होल्टेज हे सर्किट पॉवर सप्लायशी जोडलेले असताना मोजले जाणारे व्होल्टेज म्हणून परिभाषित केले जाते. याला सहसा व्हीडीडी किंवा सर्किटचा पॉवर सप्लाय म्हणतात.
चरण 1: इनपुट ला बेस युनिटमध्ये रूपांतरित करा
बिट कॅपेसिटन्स: 12.38 पिकोफॅरड --> 1.238E-11 फॅरड (रूपांतरण तपासा ​येथे)
बिटलाइनवर व्होल्टेज स्विंग: 0.42 व्होल्ट --> 0.42 व्होल्ट कोणतेही रूपांतरण आवश्यक नाही
सकारात्मक व्होल्टेज: 2.58 व्होल्ट --> 2.58 व्होल्ट कोणतेही रूपांतरण आवश्यक नाही
चरण 2: फॉर्म्युलाचे मूल्यांकन करा
फॉर्म्युलामध्ये इनपुट व्हॅल्यूजची स्थापना करणे
Ccell = (Cbit*2*ΔV)/(Vdd-(ΔV*2)) --> (1.238E-11*2*0.42)/(2.58-(0.42*2))
मूल्यांकन करत आहे ... ...
Ccell = 5.97655172413793E-12
चरण 3: निकाल आउटपुटच्या युनिटमध्ये रूपांतरित करा
5.97655172413793E-12 फॅरड -->5.97655172413793 पिकोफॅरड (रूपांतरण तपासा ​येथे)
अंतिम उत्तर
5.97655172413793 5.976552 पिकोफॅरड <-- सेल कॅपेसिटन्स
(गणना 00.004 सेकंदात पूर्ण झाली)

जमा

Creator Image
ने निर्मित शोभित दिमरी
बिपिन त्रिपाठी कुमाऊँ तंत्रज्ञान तंत्रज्ञान (बीटीकेआयटी), द्वाराहाट
शोभित दिमरी यांनी हे कॅल्क्युलेटर आणि 900+ अधिक कॅल्क्युलेटर तयार केले आहेत!
Verifier Image
द्वारे सत्यापित उर्वी राठोड
विश्वकर्मा शासकीय अभियांत्रिकी महाविद्यालय (व्हीजीईसी), अहमदाबाद
उर्वी राठोड यानी हे कॅल्क्युलेटर आणि 1900+ अधिक कॅल्क्युलेटर सत्यापित केले आहेत।

19 अॅरे डेटापथ उपप्रणाली कॅल्क्युलेटर

मल्टिप्लेक्सर विलंब
​ जा मल्टीप्लेक्सर विलंब = (कॅरी-स्किप अॅडर विलंब-(प्रसार विलंब+(2*(एन-इनपुट आणि गेट-1)*आणि-किंवा गेट विलंब)-XOR विलंब))/(के-इनपुट आणि गेट-1)
कॅरी-स्किप अ‍ॅडर विलंब
​ जा कॅरी-स्किप अॅडर विलंब = प्रसार विलंब+2*(एन-इनपुट आणि गेट-1)*आणि-किंवा गेट विलंब+(के-इनपुट आणि गेट-1)*मल्टीप्लेक्सर विलंब+XOR विलंब
कॅरी-लूकर अॅडर विलंब
​ जा कॅरी-लूकर अॅडर विलंब = प्रसार विलंब+गट प्रसार विलंब+((एन-इनपुट आणि गेट-1)+(के-इनपुट आणि गेट-1))*आणि-किंवा गेट विलंब+XOR विलंब
गेट्स मध्ये गंभीर विलंब
​ जा गेट्स मध्ये गंभीर विलंब = प्रसार विलंब+(एन-इनपुट आणि गेट+(के-इनपुट आणि गेट-2))*आणि-किंवा गेट विलंब+मल्टीप्लेक्सर विलंब
कॅरी-इग्मेंमेंटर अ‍ॅडर विलंब
​ जा कॅरी-इन्क्रिमेंटर अॅडर विलंब = प्रसार विलंब+गट प्रसार विलंब+(के-इनपुट आणि गेट-1)*आणि-किंवा गेट विलंब+XOR विलंब
गट प्रसार विलंब
​ जा प्रसार विलंब = ट्री अॅडर विलंब-(log2(परिपूर्ण वारंवारता)*आणि-किंवा गेट विलंब+XOR विलंब)
ट्री अ‍ॅडर विलंब
​ जा ट्री अॅडर विलंब = प्रसार विलंब+log2(परिपूर्ण वारंवारता)*आणि-किंवा गेट विलंब+XOR विलंब
सेल कॅपेसिटन्स
​ जा सेल कॅपेसिटन्स = (बिट कॅपेसिटन्स*2*बिटलाइनवर व्होल्टेज स्विंग)/(सकारात्मक व्होल्टेज-(बिटलाइनवर व्होल्टेज स्विंग*2))
बिट कॅपेसिटन्स
​ जा बिट कॅपेसिटन्स = ((सकारात्मक व्होल्टेज*सेल कॅपेसिटन्स)/(2*बिटलाइनवर व्होल्टेज स्विंग))-सेल कॅपेसिटन्स
बिटलाइनवर व्होल्टेज स्विंग
​ जा बिटलाइनवर व्होल्टेज स्विंग = (सकारात्मक व्होल्टेज/2)*सेल कॅपेसिटन्स/(सेल कॅपेसिटन्स+बिट कॅपेसिटन्स)
ग्राउंड कॅपेसिटन्स
​ जा ग्राउंड कॅपेसिटन्स = ((आक्रमक व्होल्टेज*समीप कॅपेसिटन्स)/बळी व्होल्टेज)-समीप कॅपेसिटन्स
'XOR' विलंब
​ जा XOR विलंब = तरंग वेळ-(प्रसार विलंब+(गेट्स ऑन क्रिटिकल पाथ-1)*आणि-किंवा गेट विलंब)
कॅरी-रिपल अॅडर गंभीर मार्ग विलंब
​ जा तरंग वेळ = प्रसार विलंब+(गेट्स ऑन क्रिटिकल पाथ-1)*आणि-किंवा गेट विलंब+XOR विलंब
N बिट्स असलेले मेमरी क्षेत्र
​ जा मेमरी सेलचे क्षेत्रफळ = (वन बिट मेमरी सेलचे क्षेत्रफळ*परिपूर्ण वारंवारता)/अॅरे कार्यक्षमता
मेमरी सेलचे क्षेत्रफळ
​ जा वन बिट मेमरी सेलचे क्षेत्रफळ = (अॅरे कार्यक्षमता*मेमरी सेलचे क्षेत्रफळ)/परिपूर्ण वारंवारता
अॅरे कार्यक्षमता
​ जा अॅरे कार्यक्षमता = (वन बिट मेमरी सेलचे क्षेत्रफळ*परिपूर्ण वारंवारता)/मेमरी सेलचे क्षेत्रफळ
एन-बिट कॅरी-स्किप अॅडर
​ जा एन-बिट कॅरी स्किप अॅडर = एन-इनपुट आणि गेट*के-इनपुट आणि गेट
के-इनपुट 'आणि' गेट
​ जा के-इनपुट आणि गेट = एन-बिट कॅरी स्किप अॅडर/एन-इनपुट आणि गेट
एन-इनपुट 'आणि' गेट
​ जा एन-इनपुट आणि गेट = एन-बिट कॅरी स्किप अॅडर/के-इनपुट आणि गेट

सेल कॅपेसिटन्स सुत्र

सेल कॅपेसिटन्स = (बिट कॅपेसिटन्स*2*बिटलाइनवर व्होल्टेज स्विंग)/(सकारात्मक व्होल्टेज-(बिटलाइनवर व्होल्टेज स्विंग*2))
Ccell = (Cbit*2*ΔV)/(Vdd-(ΔV*2))

डायनॅमिक RAM किंवा DRAM मध्ये विविध कॅपेसिटन्स कसे बदलतात?

चांगली घनता प्राप्त करण्यासाठी DRAM कॅपेसिटर Ccell शारीरिकदृष्ट्या शक्य तितके लहान असणे आवश्यक आहे. तथापि, बिटलाइनचा अनेक DRAM पेशींशी संपर्क साधला जातो आणि त्यात तुलनेने मोठी क्षमता Cbit असते. म्हणून, सेल कॅपेसिटन्स सामान्यतः बिटलाइन कॅपेसिटन्सपेक्षा खूपच लहान असते. वाजवी व्होल्टेज स्विंग प्रदान करण्यासाठी मोठ्या सेल कॅपेसिटन्स महत्वाची आहे. सेलमधील सामग्री स्वीकार्यपणे दीर्घकाळ टिकवून ठेवणे आणि मऊ त्रुटी कमी करणे देखील आवश्यक आहे.

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!