FET चे गेट ड्रेन कॅपेसिटन्स कॅल्क्युलेटर

✖गेट ड्रेन कॅपेसिटन्स ऑफ टाइम FET हे गेट-टू-ड्रेन कॅपेसिटन्स डिस्चार्ज होण्यासाठी कालावधी दर्शवते, इलेक्ट्रॉनिक सर्किट्समधील स्विचिंग वैशिष्ट्ये आणि पॉवर कार्यक्षमता प्रभावित करते.ⓘ गेट ड्रेन कॅपेसिटन्स ऑफ टाइम FET [T_gd-off(fet)]			+10% -10%
✖गेट टू ड्रेन व्होल्टेज FET हा FET च्या गेट आणि ड्रेन टर्मिनल्समधील व्होल्टेज फरक आहे.ⓘ गेट टू ड्रेन व्होल्टेज FET [V_gd(fet)]			+10% -10%
✖पृष्ठभाग संभाव्य FET अर्धसंवाहक चॅनेलच्या पृष्ठभागाच्या संभाव्यतेवर आधारित कार्य करते, उलट स्तर निर्माण न करता गेट व्होल्टेजद्वारे विद्युत् प्रवाह नियंत्रित करते.ⓘ पृष्ठभाग संभाव्य FET [Ψ_0(fet)]			+10% -10%

✖गेट ड्रेन कॅपेसिटन्स FET हे FET च्या गेट आणि ड्रेन टर्मिनल्समधील कॅपेसिटन्स आहे. हे गेट आणि ड्रेन क्षेत्रांमधील ओव्हरलॅपमुळे होते.ⓘ FET चे गेट ड्रेन कॅपेसिटन्स [C_gd(fet)]

⎘ कॉपी

👎

सुत्र

✖

FET चे गेट ड्रेन कॅपेसिटन्स

सुत्र

`"C"_{"gd(fet)"} = "T"_{"gd-off(fet)"}/(1-"V"_{"gd(fet)"}/"Ψ"_{"0(fet)"})^(1/3)`

उदाहरण

`"-0.733363F"="6.47s"/(1-"12.784V"/"0.01859V")^(1/3)`

कॅल्क्युलेटर

LaTeX

रीसेट करा

👍

डाउनलोड करा पॉवर इलेक्ट्रॉनिक्स सुत्र PDF PDF Image

FET चे गेट ड्रेन कॅपेसिटन्स उपाय

चरण 0: पूर्व-गणन सारांश

फॉर्म्युला वापरले जाते

गेट ड्रेन कॅपेसिटन्स FET = गेट ड्रेन कॅपेसिटन्स ऑफ टाइम FET/(1-गेट टू ड्रेन व्होल्टेज FET/पृष्ठभाग संभाव्य FET)^(1/3)
C_gd(fet) = T_gd-off(fet)/(1-V_gd(fet)/Ψ_0(fet))^(1/3)
हे सूत्र 4 व्हेरिएबल्स वापरते

व्हेरिएबल्स वापरलेले

गेट ड्रेन कॅपेसिटन्स FET - (मध्ये मोजली फॅरड) - गेट ड्रेन कॅपेसिटन्स FET हे FET च्या गेट आणि ड्रेन टर्मिनल्समधील कॅपेसिटन्स आहे. हे गेट आणि ड्रेन क्षेत्रांमधील ओव्हरलॅपमुळे होते.
गेट ड्रेन कॅपेसिटन्स ऑफ टाइम FET - (मध्ये मोजली दुसरा) - गेट ड्रेन कॅपेसिटन्स ऑफ टाइम FET हे गेट-टू-ड्रेन कॅपेसिटन्स डिस्चार्ज होण्यासाठी कालावधी दर्शवते, इलेक्ट्रॉनिक सर्किट्समधील स्विचिंग वैशिष्ट्ये आणि पॉवर कार्यक्षमता प्रभावित करते.
गेट टू ड्रेन व्होल्टेज FET - (मध्ये मोजली व्होल्ट) - गेट टू ड्रेन व्होल्टेज FET हा FET च्या गेट आणि ड्रेन टर्मिनल्समधील व्होल्टेज फरक आहे.
पृष्ठभाग संभाव्य FET - (मध्ये मोजली व्होल्ट) - पृष्ठभाग संभाव्य FET अर्धसंवाहक चॅनेलच्या पृष्ठभागाच्या संभाव्यतेवर आधारित कार्य करते, उलट स्तर निर्माण न करता गेट व्होल्टेजद्वारे विद्युत् प्रवाह नियंत्रित करते.

चरण 1: इनपुट ला बेस युनिटमध्ये रूपांतरित करा

गेट ड्रेन कॅपेसिटन्स ऑफ टाइम FET: 6.47 दुसरा --> 6.47 दुसरा कोणतेही रूपांतरण आवश्यक नाही
गेट टू ड्रेन व्होल्टेज FET: 12.784 व्होल्ट --> 12.784 व्होल्ट कोणतेही रूपांतरण आवश्यक नाही
पृष्ठभाग संभाव्य FET: 0.01859 व्होल्ट --> 0.01859 व्होल्ट कोणतेही रूपांतरण आवश्यक नाही

चरण 2: फॉर्म्युलाचे मूल्यांकन करा

फॉर्म्युलामध्ये इनपुट व्हॅल्यूजची स्थापना करणे

C_gd(fet) = T_gd-off(fet)/(1-V_gd(fet)/Ψ_0(fet))^(1/3) --> 6.47/(1-12.784/0.01859)^(1/3)

मूल्यांकन करत आहे ... ...

C_gd(fet) = -0.733363269576062

चरण 3: निकाल आउटपुटच्या युनिटमध्ये रूपांतरित करा

-0.733363269576062 फॅरड --> कोणतेही रूपांतरण आवश्यक नाही

अंतिम उत्तर

-0.733363269576062 ≈ -0.733363 फॅरड <-- गेट ड्रेन कॅपेसिटन्स FET

(गणना 00.004 सेकंदात पूर्ण झाली)

आपण येथे आहात -

होम » अभियांत्रिकी » विद्युत » पॉवर इलेक्ट्रॉनिक्स » प्रगत ट्रान्झिस्टर उपकरणे » FET » FET चे गेट ड्रेन कॅपेसिटन्स

जमा

ने निर्मित मोहम्मद फाझिल व्ही

आचार्य इन्स्टिट्यूट ऑफ टेक्नॉलॉजी (AIT), बेंगळुरू

मोहम्मद फाझिल व्ही यांनी हे कॅल्क्युलेटर आणि 50+ अधिक कॅल्क्युलेटर तयार केले आहेत!

द्वारे सत्यापित परमिंदर सिंग

चंदीगड विद्यापीठ (CU), पंजाब

परमिंदर सिंग यानी हे कॅल्क्युलेटर आणि 500+ अधिक कॅल्क्युलेटर सत्यापित केले आहेत।

< 8 FET कॅल्क्युलेटर

एफईटीचा ओहमिक प्रदेश ड्रेन करंट

जा वर्तमान FET काढून टाका = चॅनल कंडक्टन्स FET*(ड्रेन स्त्रोत व्होल्टेज FET+3/2*((पृष्ठभाग संभाव्य FET+ड्रेन स्त्रोत व्होल्टेज FET-ड्रेन स्त्रोत व्होल्टेज FET)^(3/2)-(पृष्ठभाग संभाव्य FET+ड्रेन स्त्रोत व्होल्टेज FET)^(3/2))/((पृष्ठभाग संभाव्य FET+पिंच ऑफ व्होल्टेज)^(1/2)))

FET चे ट्रान्सकंडक्टन्स

जा फॉरवर्ड ट्रान्सकंडक्टन्स FET = (2*शून्य बायस ड्रेन करंट)/पिंच ऑफ व्होल्टेज*(1-ड्रेन स्त्रोत व्होल्टेज FET/पिंच ऑफ व्होल्टेज)

FET चा ड्रेन सोर्स व्होल्टेज

जा ड्रेन स्त्रोत व्होल्टेज FET = ड्रेन FET वर व्होल्टेज पुरवठा-वर्तमान FET काढून टाका*(निचरा प्रतिकार FET+स्रोत प्रतिकार FET)

FET ची गेट सोर्स कॅपेसिटन्स

जा गेट सोर्स कॅपेसिटन्स FET = गेट सोर्स कॅपेसिटन्स ऑफ टाइम FET/(1-(ड्रेन स्त्रोत व्होल्टेज FET/पृष्ठभाग संभाव्य FET))^(1/3)

FET चे गेट ड्रेन कॅपेसिटन्स

जा गेट ड्रेन कॅपेसिटन्स FET = गेट ड्रेन कॅपेसिटन्स ऑफ टाइम FET/(1-गेट टू ड्रेन व्होल्टेज FET/पृष्ठभाग संभाव्य FET)^(1/3)

FET चा प्रवाह काढून टाका

जा वर्तमान FET काढून टाका = शून्य बायस ड्रेन करंट*(1-ड्रेन स्त्रोत व्होल्टेज FET/कट ऑफ व्होल्टेज FET)^2

FET चा व्होल्टेज पिंच करा

जा पिंच ऑफ व्होल्टेज = चिमूटभर बंद ड्रेन स्रोत व्होल्टेज FET-ड्रेन स्त्रोत व्होल्टेज FET

FET चा व्होल्टेज वाढ

जा व्होल्टेज वाढणे FET = -फॉरवर्ड ट्रान्सकंडक्टन्स FET*निचरा प्रतिकार FET

FET चे गेट ड्रेन कॅपेसिटन्स सुत्र

होम

फुकट पीडीएफ

🔍 शोधा

श्रेण्या

Let Others Know

✖

Facebook

Twitter

Copied!