समतुल्य मोठ्या सिग्नल कॅपेसिटन्स कॅल्क्युलेटर

✖अंतिम व्होल्टेज एखाद्या विशिष्ट प्रक्रियेच्या किंवा घटनेच्या निष्कर्षावर प्राप्त किंवा मोजलेल्या व्होल्टेज पातळीचा संदर्भ देते.ⓘ अंतिम व्होल्टेज [V₂]			+10% -10%
✖प्रारंभिक व्होल्टेज एखाद्या विशिष्ट ऑपरेशनच्या सुरूवातीस किंवा विशिष्ट परिस्थितीत सर्किटमधील विशिष्ट बिंदूवर उपस्थित असलेल्या व्होल्टेजचा संदर्भ देते.ⓘ प्रारंभिक व्होल्टेज [V₁]			+10% -10%
✖जंक्शन कॅपॅसिटन्स म्हणजे स्त्रोत/ड्रेन टर्मिनल्स आणि सब्सट्रेट यांच्यातील कमी होण्याच्या प्रदेशातून उद्भवणारी कॅपेसिटन्स.ⓘ जंक्शन कॅपेसिटन्स [C_j]			+10% -10%

✖समतुल्य लार्ज सिग्नल कॅपॅसिटन्स हे एक सरलीकृत मॉडेल आहे जे कमी फ्रिक्वेन्सीवर जंक्शन कॅपेसिटन्सच्या एकत्रित परिणामाचे प्रतिनिधित्व करण्यासाठी वापरले जाते (मोठे सिग्नल व्यवस्था).ⓘ समतुल्य मोठ्या सिग्नल कॅपेसिटन्स [C_eq]

⎘ कॉपी

👎

सुत्र

✖

समतुल्य मोठ्या सिग्नल कॅपेसिटन्स

सुत्र

`"C"_{"eq"} = (1/("V"_{"2"}-"V"_{"1"}))*int("C"_{"j"}*x,x,"V"_{"1"},"V"_{"2"})`

उदाहरण

`"0.000549F"=(1/("6.135nV"-"5.42nV"))*int("95009F"*x,x,"5.42nV","6.135nV")`

कॅल्क्युलेटर

LaTeX

रीसेट करा

👍

डाउनलोड करा MOSFET सुत्र PDF PDF Image

समतुल्य मोठ्या सिग्नल कॅपेसिटन्स उपाय

चरण 0: पूर्व-गणन सारांश

फॉर्म्युला वापरले जाते

समतुल्य मोठे सिग्नल कॅपेसिटन्स = (1/(अंतिम व्होल्टेज-प्रारंभिक व्होल्टेज))*int(जंक्शन कॅपेसिटन्स*x,x,प्रारंभिक व्होल्टेज,अंतिम व्होल्टेज)
C_eq = (1/(V₂-V₁))*int(C_j*x,x,V₁,V₂)
हे सूत्र 1 कार्ये, 4 व्हेरिएबल्स वापरते

कार्ये वापरली

int - निव्वळ स्वाक्षरी केलेल्या क्षेत्राची गणना करण्यासाठी निश्चित पूर्णांक वापरला जाऊ शकतो, जे x -axis च्या वरचे क्षेत्र वजा x -axis च्या खाली असलेले क्षेत्र आहे., int(expr, arg, from, to)

व्हेरिएबल्स वापरलेले

समतुल्य मोठे सिग्नल कॅपेसिटन्स - (मध्ये मोजली फॅरड) - समतुल्य लार्ज सिग्नल कॅपॅसिटन्स हे एक सरलीकृत मॉडेल आहे जे कमी फ्रिक्वेन्सीवर जंक्शन कॅपेसिटन्सच्या एकत्रित परिणामाचे प्रतिनिधित्व करण्यासाठी वापरले जाते (मोठे सिग्नल व्यवस्था).
अंतिम व्होल्टेज - (मध्ये मोजली व्होल्ट) - अंतिम व्होल्टेज एखाद्या विशिष्ट प्रक्रियेच्या किंवा घटनेच्या निष्कर्षावर प्राप्त किंवा मोजलेल्या व्होल्टेज पातळीचा संदर्भ देते.
प्रारंभिक व्होल्टेज - (मध्ये मोजली व्होल्ट) - प्रारंभिक व्होल्टेज एखाद्या विशिष्ट ऑपरेशनच्या सुरूवातीस किंवा विशिष्ट परिस्थितीत सर्किटमधील विशिष्ट बिंदूवर उपस्थित असलेल्या व्होल्टेजचा संदर्भ देते.
जंक्शन कॅपेसिटन्स - (मध्ये मोजली फॅरड) - जंक्शन कॅपॅसिटन्स म्हणजे स्त्रोत/ड्रेन टर्मिनल्स आणि सब्सट्रेट यांच्यातील कमी होण्याच्या प्रदेशातून उद्भवणारी कॅपेसिटन्स.

चरण 1: इनपुट ला बेस युनिटमध्ये रूपांतरित करा

अंतिम व्होल्टेज: 6.135 नॅनोव्होल्ट --> 6.135E-09 व्होल्ट (रूपांतरण तपासा येथे)
प्रारंभिक व्होल्टेज: 5.42 नॅनोव्होल्ट --> 5.42E-09 व्होल्ट (रूपांतरण तपासा येथे)
जंक्शन कॅपेसिटन्स: 95009 फॅरड --> 95009 फॅरड कोणतेही रूपांतरण आवश्यक नाही

चरण 2: फॉर्म्युलाचे मूल्यांकन करा

फॉर्म्युलामध्ये इनपुट व्हॅल्यूजची स्थापना करणे

C_eq = (1/(V₂-V₁))*int(C_j*x,x,V₁,V₂) --> (1/(6.135E-09-5.42E-09))*int(95009*x,x,5.42E-09,6.135E-09)

मूल्यांकन करत आहे ... ...

C_eq = 0.0005489144975

चरण 3: निकाल आउटपुटच्या युनिटमध्ये रूपांतरित करा

0.0005489144975 फॅरड --> कोणतेही रूपांतरण आवश्यक नाही

अंतिम उत्तर

0.0005489144975 ≈ 0.000549 फॅरड <-- समतुल्य मोठे सिग्नल कॅपेसिटन्स

(गणना 00.020 सेकंदात पूर्ण झाली)

आपण येथे आहात -

होम » अभियांत्रिकी » इलेक्ट्रॉनिक्स » MOSFET » अॅनालॉग इलेक्ट्रॉनिक्स » एमओएस ट्रान्झिस्टर » समतुल्य मोठ्या सिग्नल कॅपेसिटन्स

जमा

ने निर्मित विघ्नेश नायडू

वेल्लोर इन्स्टिट्यूट ऑफ टेक्नॉलॉजी (VIT), वेल्लोर, तामिळनाडू

विघ्नेश नायडू यांनी हे कॅल्क्युलेटर आणि 25+ अधिक कॅल्क्युलेटर तयार केले आहेत!

द्वारे सत्यापित दिपांजोना मल्लिक

हेरिटेज इन्स्टिट्यूट ऑफ टेक्नॉलॉजी (HITK), कोलकाता

दिपांजोना मल्लिक यानी हे कॅल्क्युलेटर आणि 50+ अधिक कॅल्क्युलेटर सत्यापित केले आहेत।

< 21 एमओएस ट्रान्झिस्टर कॅल्क्युलेटर

साइडवॉल व्होल्टेज समतुल्यता घटक

जा साइडवॉल व्होल्टेज समतुल्यता घटक = -(2*sqrt(साइडवॉल जंक्शन्सच्या संभाव्यतेमध्ये तयार केलेले)/(अंतिम व्होल्टेज-प्रारंभिक व्होल्टेज)*(sqrt(साइडवॉल जंक्शन्सच्या संभाव्यतेमध्ये तयार केलेले-अंतिम व्होल्टेज)-sqrt(साइडवॉल जंक्शन्सच्या संभाव्यतेमध्ये तयार केलेले-प्रारंभिक व्होल्टेज)))

रेखीय प्रदेशात प्रवाह खाली खेचा

जा रेखीय प्रदेश प्रवाह खाली खेचा = sum(x,0,समांतर ड्रायव्हर ट्रान्झिस्टरची संख्या,(इलेक्ट्रॉन गतिशीलता*ऑक्साइड कॅपेसिटन्स/2)*(चॅनेल रुंदी/चॅनेलची लांबी)*(2*(गेट स्त्रोत व्होल्टेज-थ्रेशोल्ड व्होल्टेज)*आउटपुट व्होल्टेज-आउटपुट व्होल्टेज^2))

संपृक्तता क्षेत्रामध्ये प्रवाह खाली खेचा

जा संपृक्तता प्रदेश प्रवाह खाली खेचा = sum(x,0,समांतर ड्रायव्हर ट्रान्झिस्टरची संख्या,(इलेक्ट्रॉन गतिशीलता*ऑक्साइड कॅपेसिटन्स/2)*(चॅनेल रुंदी/चॅनेलची लांबी)*(गेट स्त्रोत व्होल्टेज-थ्रेशोल्ड व्होल्टेज)^2)

दिलेल्या उदाहरणावर नोड व्होल्टेज

जा दिलेल्या उदाहरणावर नोड व्होल्टेज = (ट्रान्सकंडक्टन्स फॅक्टर/नोड कॅपेसिटन्स)*int(exp(-(1/(नोड प्रतिकार*नोड कॅपेसिटन्स))*(कालावधी-x))*नोड मध्ये प्रवाह प्रवाह*x,x,0,कालावधी)

संपृक्तता वेळ

जा संपृक्तता वेळ = -2*लोड कॅपेसिटन्स/(ट्रान्सकंडक्टन्स प्रोसेस पॅरामीटर*(उच्च आउटपुट व्होल्टेज-थ्रेशोल्ड व्होल्टेज)^2)*int(1,x,उच्च आउटपुट व्होल्टेज,उच्च आउटपुट व्होल्टेज-थ्रेशोल्ड व्होल्टेज)

एमओएस ट्रान्झिस्टरद्वारे प्रवाही प्रवाह काढून टाका

जा ड्रेन करंट = (चॅनेल रुंदी/चॅनेलची लांबी)*इलेक्ट्रॉन गतिशीलता*ऑक्साइड कॅपेसिटन्स*int((गेट स्त्रोत व्होल्टेज-x-थ्रेशोल्ड व्होल्टेज),x,0,ड्रेन स्त्रोत व्होल्टेज)

NMOS रेखीय प्रदेशात कार्यरत असताना वेळ विलंब

जा वेळ विलंब मध्ये रेखीय प्रदेश = -2*जंक्शन कॅपेसिटन्स*int(1/(ट्रान्सकंडक्टन्स प्रोसेस पॅरामीटर*(2*(इनपुट व्होल्टेज-थ्रेशोल्ड व्होल्टेज)*x-x^2)),x,प्रारंभिक व्होल्टेज,अंतिम व्होल्टेज)

क्षीणता क्षेत्र शुल्क घनता

जा डिप्लेशन लेयर चार्जची घनता = (sqrt(2*[Charge-e]*[Permitivity-silicon]*स्वीकारणारा डोपिंग एकाग्रता*modulus(पृष्ठभाग संभाव्य-बल्क फर्मी पोटेंशियल)))

नाल्याशी संबंधित क्षीणता क्षेत्राची खोली

जा नाल्याच्या क्षीणतेच्या प्रदेशाची खोली = sqrt((2*[Permitivity-silicon]*(जंक्शन पोटेंशियलमध्ये बांधले+ड्रेन स्त्रोत व्होल्टेज))/([Charge-e]*स्वीकारणारा डोपिंग एकाग्रता))

एमओएस ट्रान्झिस्टरमध्ये संतृप्ति प्रदेशातील प्रवाह प्रवाह

जा संपृक्तता प्रदेश निचरा वर्तमान = चॅनेल रुंदी*संपृक्तता इलेक्ट्रॉन ड्रिफ्ट वेग*int(चार्ज करा*लहान चॅनेल पॅरामीटर,x,0,प्रभावी चॅनेलची लांबी)

समतुल्य मोठ्या सिग्नल कॅपेसिटन्स

जा समतुल्य मोठे सिग्नल कॅपेसिटन्स = (1/(अंतिम व्होल्टेज-प्रारंभिक व्होल्टेज))*int(जंक्शन कॅपेसिटन्स*x,x,प्रारंभिक व्होल्टेज,अंतिम व्होल्टेज)

क्षीणता प्रदेशात बिल्ट इन पोटेंशियल

जा व्होल्टेजमध्ये बिल्ट = -(sqrt(2*[Charge-e]*[Permitivity-silicon]*स्वीकारणारा डोपिंग एकाग्रता*modulus(-2*बल्क फर्मी पोटेंशियल)))

कमाल क्षीणता खोली

जा कमाल क्षीणता खोली = sqrt((2*[Permitivity-silicon]*modulus(2*बल्क फर्मी पोटेंशियल))/([Charge-e]*स्वीकारणारा डोपिंग एकाग्रता))

पी प्रकारासाठी फर्मी पोटेंशियल

जा पी प्रकारासाठी फर्मी पोटेंशियल = ([BoltZ]*परिपूर्ण तापमान)/[Charge-e]*ln(आंतरिक वाहक एकाग्रता/स्वीकारणारा डोपिंग एकाग्रता)

स्त्रोताशी संबंधित क्षय प्रदेशाची खोली

जा स्त्रोताची खोली कमी होण्याच्या प्रदेशाची = sqrt((2*[Permitivity-silicon]*जंक्शन पोटेंशियलमध्ये बांधले)/([Charge-e]*स्वीकारणारा डोपिंग एकाग्रता))

एन प्रकारासाठी फर्मी संभाव्य

जा एन प्रकारासाठी फर्मी पोटेंशियल = ([BoltZ]*परिपूर्ण तापमान)/[Charge-e]*ln(दाता डोपंट एकाग्रता/आंतरिक वाहक एकाग्रता)

सब्सट्रेट बायस गुणांक

जा सब्सट्रेट बायस गुणांक = sqrt(2*[Charge-e]*[Permitivity-silicon]*स्वीकारणारा डोपिंग एकाग्रता)/ऑक्साइड कॅपेसिटन्स

वेळेच्या कालावधीत सरासरी उर्जा नष्ट झाली

जा सरासरी शक्ती = (1/एकूण घेतलेला वेळ)*int(विद्युतदाब*चालू,x,0,एकूण घेतलेला वेळ)

समतुल्य मोठे सिग्नल जंक्शन कॅपेसिटन्स

जा समतुल्य मोठे सिग्नल जंक्शन कॅपेसिटन्स = साइडवॉलची परिमिती*साइडवॉल जंक्शन कॅपेसिटन्स*साइडवॉल व्होल्टेज समतुल्यता घटक

MOSFET मध्ये कार्य कार्य

जा कार्य कार्य = व्हॅक्यूम पातळी+(कंडक्शन बँड एनर्जी लेव्हल-फर्मी लेव्हल)

शून्य बायस साइडवॉल जंक्शन कॅपेसिटन्स प्रति युनिट लांबी

जा साइडवॉल जंक्शन कॅपेसिटन्स = शून्य पूर्वाग्रह साइडवॉल जंक्शन संभाव्य*साइडवॉलची खोली

समतुल्य मोठ्या सिग्नल कॅपेसिटन्स सुत्र

होम

फुकट पीडीएफ

🔍 शोधा

श्रेण्या

Let Others Know

✖

Facebook

Twitter

Copied!